外延层对latch up的影响

cst00 · 发表于 2019-5-10 17:46:25

您需要登录才可以下载或查看，没有账号？注册

x

为什么增加外延层能减少latch up的发生？

yanpflove · 发表于 2019-5-10 17:49:20

本帖最后由 yanpflove 于 2019-5-10 18:05 编辑

您好，
与外延层搭配的是重掺杂的衬底，减小了衬底电阻，降低了衬底去偏置，使得在不发生latch-up的情况下，承受的衬底电流提高。
拓展资料：《模拟电路版图的艺术》——p140，4.4.1，衬底去偏置

[求助] 外延层对latch up的影响