在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3984|回复: 18

[资料] System Verilog Assertions 应用指南 影印完整带标签版

[复制链接]
发表于 2019-3-31 22:27:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
分享仅供学习交流使用,侵权删。

System Verilog Assertion_应用指南完整版.pdf

11.49 MB, 下载次数: 296 , 下载积分: 资产 -4 信元, 下载支出 4 信元

发表于 2019-4-1 12:45:43 | 显示全部楼层
thanks for sharing
发表于 2019-4-3 16:51:59 | 显示全部楼层
谢谢分享
发表于 2019-4-9 10:16:16 | 显示全部楼层
thanks for sharing
发表于 2019-4-9 16:56:35 | 显示全部楼层
3xs,good things!
发表于 2019-4-9 18:25:09 | 显示全部楼层
好东西,多谢多谢!
发表于 2019-5-2 15:51:02 | 显示全部楼层
楼主能否把封面信息贴出来,便于参考。
发表于 2019-5-2 15:53:08 | 显示全部楼层
已下载, 是2005年出版的书,比较老了
发表于 2019-5-2 23:29:28 | 显示全部楼层
谢谢,下来看看
发表于 2019-5-3 10:04:28 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 13:36 , Processed in 0.029911 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表