马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
×
基本要求:
1. 大学本科及以上学历,电子类相关专业,6年以上工作经验,熟悉ASIC开发流程,并至少有一款芯片tape-out经验;
2. 精通Verilog,System Verilog,SVA,掌握UVM、OVM或VMM验证方法学,能够独立开发验证平台及脚本;
3. 熟悉脚本语言,如perl、shell等, 熟悉高级编程语言,如C、C++等,熟悉RTL与高级语言混合仿真,熟悉RTL与脚本混合仿真;
4. 掌握ASIC网表仿真,后仿真流程等;
手头岗位多多 深圳 上海 欢迎自荐或推荐 微信15077682819
|