在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: hui3323696

[原创] 电路图的layout有,怎么弄出原理图啊

[复制链接]
发表于 2018-9-28 11:08:56 | 显示全部楼层
先用gds抽一个网表出来,再把网表导成schematic,再整理电路。
 楼主| 发表于 2018-9-28 13:18:50 | 显示全部楼层
回复 11# Glad_Euro


   请问gds在哪里啊?第一次用这个东西,麻烦您讲仔细一点
发表于 2018-9-29 21:08:29 | 显示全部楼层
可以先提取出一个大致的原理图,不要求一定是对的,然后做lvs,验证过程中自动会从layout生成原理图与你画的电路对比,这样你就可以看到layout的真实原理图了
发表于 2018-10-17 15:24:29 | 显示全部楼层
如果是flatten的话,干脆从layout抽出来个netlist然后再cdl in转成schematic会快一点,只是可读性很差,要分析电路结构啥的应该挺麻烦
发表于 2018-10-18 08:41:25 | 显示全部楼层
只好識別每個零件後一條條從底層往上繪製
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-25 15:03 , Processed in 0.021775 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表