xilinx FPGA级联加载问题

zbf_sjtu · 发表于 2018-9-25 10:14:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

XILINX FPGA级联加载问题：

设计中使用了FPGA K7+A7 JTAG菊花链级联方式用于程序更新加载。用JTAG在线方式（chipscope）监测关键信号状态。

使用中出现：A7的程序不工作了，但IO口的端接电压存在（本设计中，A7所有的IO端接电压均为3.3V）。重新断电重启后，程序能正常从Flash中加载并正常工作。

请问：请问大家是否遇到过这种现象？出现用JTAG在线方式监测导致程序“垮掉”的原因是什么？

我的猜想是：与PC机相连的USB口供电不稳，导致JTAG开发机瞬态工作异常，导致开发机上与FPGA相连的3.3V电压不稳（该3.3V电压与FPGA的端接IO电压一致），使

3.3V电压有瞬间跌落的情况，从而导致FPGA程序工作不正常。

请问还有没有其他的可能性？？？烦请不吝赐教，谢谢。急急急！！！

zbf_sjtu · 发表于 2019-5-28 14:45:57

怎么验证？

ahmad.reda2019 · 发表于 2022-2-24 23:39:20

thank you very much

xilinx FPGA级联加载问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1