在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4245|回复: 6

[求助] Calibre提取参数,能否只提取部分电路,而其他保留

[复制链接]
发表于 2018-9-12 17:19:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 frankobvip 于 2018-9-12 17:21 编辑

1. 项目总电路使用transistor level 提取calibreview仿真成功,发现结果不太好

然后想找找原因在哪里,想提取TOP 互联走线,而具体的模块电路不提取。。


2. 使用Gate level提取方式加 输出calibreview格式,同时使用Xcell定义了不提取的模块电路。


结果发现提出的结果,直接用来仿真的话,内部那些模块电路好像不在netlist 里面,根本仿不出来正常的结果


——求助,有没有办法使用calibre xRC实现,只提取TOP互联走线的寄生参数,而具体模块使用前仿的netlist进行仿真的方法呢?


多谢!
 楼主| 发表于 2018-9-14 15:17:08 | 显示全部楼层
自己顶一下
发表于 2018-9-14 16:47:46 | 显示全部楼层
你说的内部那些模块不在netlist里面是什么意思?你可以先看看生成的calibre view 里有没有那些模块。如果是生成calibre view, cell map 里也得把这些模块加进去。另一个方法是不要用calibre view, 用spectre view, 然后直接用pex 产出的网表进行仿真。
 楼主| 发表于 2018-9-14 17:48:33 | 显示全部楼层
回复 3# blazer1111

hi,blazer1111
你说的内部那些模块不在netlist里面——指的就是Calibreview里面没有那些模块


按照你的提示,我在Calibre® Interactive™ and Calibre® RVE™ User's Manual里面
找到了Creating a Gate-Level Calibre View,里面提到了Create the cellmap file


准备试试看,多谢啦。。。
   
发表于 2018-9-14 18:07:57 | 显示全部楼层
回复 4# frankobvip


good luck!
发表于 2024-3-17 16:40:10 | 显示全部楼层
结果如何,是否解决了?我也遇上同样的问题了
发表于 2024-7-15 09:01:54 | 显示全部楼层


xuehaiwuya1122 发表于 2024-3-17 16:40
结果如何,是否解决了?我也遇上同样的问题了


你好,解决了吗。我也遇到了同样的问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 04:22 , Processed in 0.019699 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表