关于tmax 0延时仿真

yutou95

tmax在atpg的时候推荐采用零延时的电路。生出来的pattern在反标sdf文件后，仿真出错。将仿真波形对比，发现由于将延时信息反标上去以后，某些地方的状态与零延时不一样。

请问这种问题应该怎么解决？考虑到实际电路上延时是确实存在的，跑atpg的时候是不是应该将sdf文件吃进去呢？如何实现？
求解答！谢谢！

chengroc

atpg patt最终必须是要跑带sdf仿真的
反标了sdf，那就看仿真log中有没有dff报timing violation，如果没有violation，正常情况下结果应该是和零延时仿真是一致的，如果有，就让后端把timing修干净了重新给sdf

yutou95

回复 2# chengroc


   带sdf仿真的时候没有报timing violation。   用waveform view看过波形，与VCS仿真的差异确实是由于延时引起的。
   现在有一个疑惑就是，追查波形发现出问题的地方刚好是一个没有串在链上的latch，
   有没有可能是因为这个地方导致的错误呢？

   请教这种情况该怎么处理？

fangwang85

回复 3# yutou95


   你好，请教下，这里的sdf是func模式吐出的sdf，还是test mode吐出的sdf啊

elone

如果没有可用的sdf，可以试着跑unit delay后仿。 如果是latch没有初始化导致的error， 应该可以force一下这个lat的初始值

jinfeier

elone 发表于 2018-12-20 10:42
如果没有可用的sdf，可以试着跑unit delay后仿。 如果是latch没有初始化导致的error， 应该可以force一下这 ...

Hi,大佬，什么是unit delay后仿呢？