设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › Verilog HDL Design Examples (2018) pdf book

1 ... 4 5 6 7 8910 11 12 13 ... 18 / 18 页下一页

返回列表发新帖

楼主: ab3028

Verilog HDL Design Examples (2018) pdf book

发表于 2018-9-18 05:49:39 | 显示全部楼层

Thanks.

回复支持反对

使用道具举报

发表于 2018-9-18 06:54:33 | 显示全部楼层

Thanks.

回复支持反对

使用道具举报

发表于 2018-9-18 07:40:47 | 显示全部楼层

Thanks.

回复支持反对

使用道具举报

发表于 2018-9-18 12:35:02 | 显示全部楼层

Thanks.

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-9-18 21:16:31 | 显示全部楼层

下来看看，多谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-10-8 17:17:58 | 显示全部楼层

good book。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-10-11 22:15:15 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-10-11 22:20:56 | 显示全部楼层

a good reference for verilog examples

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2018-10-11 22:38:45 | 显示全部楼层

多谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2018-10-12 01:37:44 | 显示全部楼层

Joseph Cavanagh-Verilog HDL Design Examples-CRC Press (2018).pdf (6.41 MB)

回复支持反对

使用道具举报

1 ... 4 5 6 7 8910 11 12 13 ... 18 / 18 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-13 13:19 , Processed in 0.016169 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表