请教DC综合时屏蔽一个模块的自动插入时钟门控？

kenxiluo · 发表于 2018-1-22 09:28:27

您需要登录才可以下载或查看，没有账号？注册

x

请教DC综合时屏蔽一个模块的自动插入时钟门控？
好像是命令set_clock_gating_signals -design design_name，但是具体要怎么写？能给个例子吗

sdlyyuxi · 发表于 2018-1-22 16:05:49

回复 1# kenxiluo

set_clock_gating_objects -exclude 即可

kenxiluo · 发表于 2018-1-24 19:33:43

回复 2# sdlyyuxi

谢谢！就是不知道后面要怎么填，比如module名AAA，文件名AAA.v，屏蔽时写成set_clock_gating_objects -exclude AAA吗？试过好像不成功

sdlyyuxi · 发表于 2018-1-24 21:48:06

回复 3# kenxiluo

instance name
例如 A/B/reg_1_0

494693243 · 发表于 2019-10-8 20:50:54

man 一下

夏尔 · 发表于 2020-4-2 17:48:20

mark 一下

[求助] 请教DC综合时屏蔽一个模块的自动插入时钟门控？