设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › System Verilog Testbench Tutorial Using Synopsys EDA ...

12 / 2 页下一页

发新帖

查看: 4234|回复: 14

[资料] System Verilog Testbench Tutorial Using Synopsys EDA Tools

发表于 2017-12-14 13:09:51 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

System_Verilog_Tutorial.pdf (2.41 MB, 下载次数: 170 )

回复

发表于 2017-12-15 19:11:06 | 显示全部楼层

感谢分享[code][/code]

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

发表于 2017-12-16 14:25:26 | 显示全部楼层

謝謝分享

回复支持反对

发表于 2017-12-19 09:09:04 | 显示全部楼层

感谢分享！！！！

回复支持反对

发表于 2017-12-19 13:56:08 | 显示全部楼层

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

发表于 2017-12-22 16:53:47 | 显示全部楼层

thanks a a lot

回复支持反对

发表于 2018-1-15 21:04:06 | 显示全部楼层

THX FOR SHARNG

畅销就业培训课《芯片验证从入门到精通》推荐就业，赢取高薪！

回复支持反对

发表于 2018-1-16 04:10:19 | 显示全部楼层

回复 1# iNostory

thank you for sharing

回复支持反对

发表于 2018-7-22 21:54:40 | 显示全部楼层

感谢分享

回复支持反对

发表于 2018-7-23 14:45:50 | 显示全部楼层

thanks

回复支持反对

12 / 2 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-28 10:33 , Processed in 0.022266 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表