在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2260|回复: 1

[求助] 遇到一个define的问题请教一下大神们

[复制链接]
发表于 2017-11-3 18:54:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在tb的def.svh文件里面define 一个rtl路径的一部分,带参数的。如下`define LA(a)      tb.core.rtl``a``_sub
`define MT             8
`define MN             4

top.sv 里面的定义
wire    a[31:0];
for(genvar i=0;i<`MT;i=i+1)
begin

    for(genvar m=0;m<`MN;m=m+1)
          begin
            assign a[m+8*i] = LA(m).data[0];
          end
end

这样子写会报出m识别成一个字符的语法错。rtla is synax error 之类的。
想知道这个define的定义错在哪里了。。还是genvar的使用不对?
发表于 2017-11-21 18:46:02 | 显示全部楼层
assign a[m+8*i] = `LA(m).data[0];
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 16:57 , Processed in 0.015328 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表