在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1834|回复: 0

[招聘] 模拟版图工程师招聘-北京

[复制链接]
发表于 2017-10-31 16:59:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Job title: Analog Layout Design Engineer

Responsibility:
1. Work with circuit designer to complete module or chip layout design.
2. Verify layout design to meet the requirement of process and circuits implementation.
3. Cooperate with digital backend designer for necessary interface.

Requirement:
1. At least 2 years experience in layout design especially in high speed domain (PLL, Serdes, etcs.).
2. Good understanding of chip manufacture process and extensive tape-out experience.
3. Familiar with layout design flow and related CAD tools such as Virtuoso, Laker and other related verification tools.
4. Good cooperation ability with team and communication skills.
tel: 010-82097363email: hr_analog@163.comQQ: 346767404
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-2 07:26 , Processed in 0.014364 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表