一个有趣的小发现，有没有大神来解释一下。。。

不识君 · 发表于 2017-9-27 11:04:28

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

通常情况下，为了减少一根导线的寄生电阻，可以选择叠层。但是当导线的宽度为最小宽度时，没多加一层它的寄生电阻不但没有减小，反而会增大。有没有人碰到跟我一样的情况。求解答

不识君 · 发表于 2017-9-27 11:47:00

自己顶贴

yuniang · 发表于 2017-9-27 14:49:59

会不会是RC抽取时计算方法不对，可以通过Extraction View反标查一下
还有就是叠层的地方要打满via孔，可以有效降低阻抗

不识君 · 发表于 2017-9-27 15:01:10

回复 3# yuniang

孔的电阻更大啊！如果全部打满孔的话，电阻又变大了好多。比原来的还要大！！！！

不识君 · 发表于 2017-9-27 16:32:38

fashion612 · 发表于 2017-9-28 14:32:31

层与层之间有过孔，而这个过孔电阻如果大了，那么每加一层相当于过孔电阻又串联了，所以就会出现你描述的状况。这个是我的分析，不知是否合理。另外就是后仿网表.PEX里面的提取是否有问题。去年初我们在SMIC018PF工艺中，后仿PEX里面提取过uf级别的对地寄生电容，和他们反馈，他们说工艺在更新，网表有误。

存在感 · 发表于 2017-9-28 17:15:16

这个是RC 提取model 算发问题，跟实际是不符合的。不要太迷恋工具。

不识君 · 发表于 2017-10-9 17:08:12

回复 6# fashion612

我打过孔时，只在连接处打了过孔，并没有打满。后来，我自己做了一个实验，就是预先打好孔，在孔不变的情况下，只改变金属的层数，结果还是一样的
应该不是过孔的问题

不识君 · 发表于 2017-10-9 17:11:06

回复 7# 存在感

就是提的参数与实际的不符是吧~~~

棍棍儿 · 发表于 2017-10-24 10:19:21

其实电阻值和金属宽度，周围温度，金属厚度都有关系，你的金属宽度太细了，肯定电阻会大，建议如果不care寄生电容的话，最好还是拉宽金属宽度。

[求助] 一个有趣的小发现，有没有大神来解释一下。。。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2