在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 14759|回复: 7

[求助] VCS编译XILINX的IP库:Error-[URMI] Unresolved modules

[复制链接]
发表于 2017-8-25 17:25:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好!

Vivado调用VCS仿真的时候出现许多类似的Error,麻烦大家帮忙看看。

Error-[URMI] Unresolved modules
./../../../mig_7series_0_ex.srcs/sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl/clocking/mig_7series_v4_0_iodelay_ctrl.v, 282
" BUFG clk_ref_300_400_en.clk_ref_400.u_bufg_clk_ref_400( .O (clk_ref[1]),  .I (clk_ref_mmcm_400));"
  Module definition of above instance is not found in the design.

类似这种的错误还有很多,这里就不列出来了,详细的在 elaborate.txt (27.78 KB, 下载次数: 54 )

Vivado version:2016.4
VCS version:vcs-mx_vL_2016.03

上网搜过,好像是能通过编译选项开关解决,可是具体的操作不是太清楚

谢谢!
发表于 2021-2-22 11:14:43 | 显示全部楼层
这个你需要检查tb文件里例化的模块名和DUT中的模块名是否一致
发表于 2021-12-4 15:28:14 | 显示全部楼层
谢谢分享
发表于 2021-12-12 13:17:51 | 显示全部楼层
请问同行,这个问题解决了么?
发表于 2023-1-12 14:31:54 | 显示全部楼层
同样遇到了,是因为这个文件里面有些module找不到,说明rtl.f吃的有问题。让你的设计看一下是不是有文件漏吃了。
发表于 2023-4-27 16:48:18 | 显示全部楼层
只是列出问题,而不是解决问题。。。
发表于 2023-4-27 17:24:18 | 显示全部楼层
有可能是RTL出现问题,可以好好检查一下
发表于 2024-4-23 17:52:59 | 显示全部楼层


mcm908911 发表于 2023-1-12 14:31
同样遇到了,是因为这个文件里面有些module找不到,说明rtl.f吃的有问题。让你的设计看一下是不是有文件漏 ...


没错没错,同样的问题,就是.v文件不全导致的,现在全部加到filelist.f文件里就好了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 07:55 , Processed in 0.020267 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表