【上海/北京】华芯通（国产自主ARM服务器CPU） DDR IP Design engineer (All levels)

fly_long19

Job Title:
DDR IP Design engineer (All levels)

Location:
Shanghai/Beijing

Description:
Design DDR controller and PHY, including specification, architecture, micro-architecture, implementation (using Verilog), and verification

Expected skills:
2+ years hands-on experience
Programming skills in Verilog HDL
Must be familiar with all stages of the ASIC design flow (including specification, architecture, and design implementation)
Highly motivated and skillful at solving difficult technical problems
Knowledge of bus or low-power design techniques is a plus
Experience of DDR controller or PHY design is a plus

【华芯通公司背景介绍】
贵州华芯通半导体技术有限公司由贵州省人民政府与美国高通公司共同出资设立，合资企业首期注册资本18.5亿人民币（约2.8亿美元），贵州方面占股55%，美国高通公司方面占股45%。从成立之初就以“技术为主导、人才是核心、倡导社会责任”为企业发展理念，依托高通公司许可的服务器芯片核心技术，通过引进、消化吸收、再创新，重点针对高端服务器芯片指令集CPU微结构、多核互连、SOC等关键技术开展攻关，开发适合中国市场的先进服务器芯片产品，力求通过取得技术及商业上的成功，更好服务中国大数据产业。

公司网站：http://www.hxt-semitech.com/Index/index.html

邮箱： long.zhang@hxt-semitech.com

fly_long19

顶起来

kingnan

您好！请问北京这边现在还招聘后端工程师吗？