设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 总线技术与高速接口 › 交流讨论 › FPGA PCIe 核 root complex模式
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦！
返回列表 发新帖
查看: 3003|回复: 3

[原创] FPGA PCIe 核 root complex模式

[复制链接]
tjpu_wu
发表于 2017-3-23 16:22:42 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
近期在调试KC705 PCIe IP核的root complex，模拟仿真时，RC端能接收到EP返回的CPL 和 CPLD 包，但是接收不到EP返回的MRD包，请问是什么原因导致的，谢谢
回复

举报

tjpu_wu
 楼主| 发表于 2017-3-27 10:37:50 | 显示全部楼层
顶一个
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

tjpu_wu
 楼主| 发表于 2017-3-30 10:44:00 | 显示全部楼层
不能沉
回复 支持 反对

举报

tjpu_wu
 楼主| 发表于 2017-4-27 16:44:21 | 显示全部楼层
问题已解决
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 01:34 , Processed in 0.015727 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表