开源硬件3.0时代降临

leishangwen

根据开源硬件这十几年的发展，我认为可以划分为三个阶段，这三个阶段没有明确的时间分割，更多的是从技术上分割，

首先是开源硬件1.0阶段，特点是松散、碎片式开源，没有形成规模效应，影响力不足，代表项目就是OpenRISC、OpenSpark、LEON，以及opencores上的一系列IP，其走向两个极端，要么是非常优秀的公司设计发布，比如OpenSpark，但是非常复杂，难于理解，曲高和寡，要么是由自发的民间组织设计发布，比如OpenRISC，项目进度难以保证，代码更新速度缓慢，且缺少产品验证。


第二阶段是开源硬件2.0阶段，特点是通过设计低廉的开发平台，并且将相关PCB设计资料开源，吸引大量人员在其上进行开发、应用，从而形成规模效应，也正是这一阶段，使得开源硬件的理念为大家广为接受，代表项目就是Arduino、树莓派等。


第三个阶段就是开源硬件3.0阶段，特点是系统性、整体性开源，且有明确的组织、目标、路线图，代表项目就是开源指令集RISC-V，以及围绕RISC-V的一系列开源项目。RISC-V是加州大学伯克利分校设计并发布的一种开源指令集架构，其目标是成为指令集架构领域的Linux，应用覆盖IoT（Internet of Things）设备、桌面计算机、高性能计算机等众多领域。


RISC-V自2014年正式发布以来，受到了包括谷歌、IBM、Oracle等在内的众多企业以及包括剑桥大学、苏黎世联邦理工大学、印度理工学院、中国科学院在内的众多知名学府与研究机构的关注和参与，围绕RISC-V的生态环境逐渐完善，并涌现了众多开源处理器及SoC采用RISC-V架构，这些处理器既有标量处理器，也有超标量处理器，既有单核处理器，也有多核处理器。


2016年11月29日至30日，在美国加州召开了开源处理器架构RISC-V的第5次研讨会，会议明确了RISC-V基金会下的市场委员会、技术委员会，以及其中的工作组和工作计划，参加会议人员来自107家企业和29所高校，在会议报告中，RISC-V研究人员创立的SiFive公司介绍了其即将大规模生产的基于RISC-V的开源处理器SiFive E31以及基于该处理器的片上系统Freedom E310，后者的RTL代码完全开源，此外，SiFive还为该SoC设计了一款开源平台HiFive，HiFive具有与Arduino兼容的特性。上述事件是RISC-V走向市场、为更多开发者了解的重要一步，也表明了RISC-V体系相关生态建设的初步完善。


从这里也可以发现开源硬件3.0阶段既具有1.0阶段的处理器级的深度开源，也具有2.0阶段的规模优势。由此带来系统从处理器到操作系统的全面开源，这一点在物联网时代最大的优势就是有利于用户结合实际应用快速定制硬件平台以及系统深度调优，从而满足物联网环境的特殊要求。