在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8865|回复: 4

[讨论] SARADC中底板采样(bottom-plate sample)和顶板采样(Top-plate sample)的区别和优缺点

[复制链接]
发表于 2016-10-31 14:38:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
电容式SARADC的采样方式中分底板采样和顶板采样,小弟有些困惑,据我所知,顶板采样和底板采样的区别在于,顶板采样的输入信号和参考电压在不同的极板,底板采样的输入信号和参考电压在同一极板,但分别有什么优缺点不是很清楚,哪位大牛出来给小弟解个惑,万分感谢!
发表于 2016-10-31 17:01:55 | 显示全部楼层
顶板采样时,底板采样时,一个是噪声直接叠加进来,一个是一段悬空,噪声没有叠加进来;一个是数字逻辑更简单,一个是逻辑更复杂点儿;一个是转换过程更快点儿,一个是转换多了一个翻转的过程。
发表于 2017-12-4 21:38:35 | 显示全部楼层
SARADC中底板采样(bottom-plate sample)和顶板采样(Top-plate sample)的区别和优缺点
发表于 2022-12-21 11:12:39 | 显示全部楼层
同问
发表于 2023-1-13 17:25:45 | 显示全部楼层
顶板采样的时候比较器的输入电容和寄生电容在采样的时候会参与采样,底板采样的时候则不会,相对来说底板采样后不会影响到ADC整体的线性度。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 12:47 , Processed in 0.016612 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表