设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › 求两种run lvs 方式的区别。新手求助

发新帖

查看: 2206|回复: 3

[求助] 求两种run lvs 方式的区别。新手求助

发表于 2016-10-17 15:53:34 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 some 于 2016-10-17 15:57 编辑

回复

楼主| 发表于 2016-10-17 15:54:46 | 显示全部楼层

回复 1# some
h

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2016-10-18 11:30:10 | 显示全部楼层

回复 2# some

一个hierarchical, 一个flat! hierarchical run time 快, 有时同一cell 中的layer 可能认到不同的cell 中, 情形比较少.
flat 验证一般不会出错, 但是run time 很长！

回复支持反对

发表于 2016-10-21 11:44:50 | 显示全部楼层

楼上正解

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-3 22:38 , Processed in 0.017019 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表