在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: severdesigner

[讨论] calibre有哪些可能会产生Nothing in Layout error ?

[复制链接]
发表于 2016-12-21 21:06:35 | 显示全部楼层
回复 1# severdesigner


   不对?
发表于 2017-1-5 12:11:44 | 显示全部楼层
学习了
发表于 2017-1-13 17:16:09 | 显示全部楼层
有时候我没有在整个cell 上家boundary,也会出现 nothing in layout 这样的 error
发表于 2017-1-22 16:09:50 | 显示全部楼层
现在用的umc  process,没有盖DNW这层 也会有这个错误
发表于 2017-1-22 16:24:54 | 显示全部楼层
回复 1# severdesigner


   有可能是电源和地短接了
发表于 2017-1-22 21:06:45 | 显示全部楼层
GDS的输入对不对?包括文件名和cell、
发表于 2020-9-11 21:45:30 | 显示全部楼层
沒有打metal text for the VDD /GND lable
发表于 2021-7-7 13:24:51 | 显示全部楼层
总体来说就是gds里没东西,原因可以是:

1 用了map,导致gds提取不出。
2 rule有问题,该识别的管子没识别。
3 box 的使用。
发表于 2021-8-6 23:01:08 | 显示全部楼层
od上的孔没有打,导致认不到管子,所以说,版图里啥都没有,我自己画电容的时候碰到过
发表于 2023-12-1 10:41:52 | 显示全部楼层
这个问题也可能是自己cell name 和工艺库的器件取同样的名字 后面的可以参考参考
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:12 , Processed in 0.019920 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表