《SystemVerilog验证测试平台编写指南.pdf》例8.37求助

cy_00521 · 发表于 2016-9-27 13:14:52

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

这里为啥不是直接gen2drv.put(blueprint)？而还要整一个tr出来？

cy_00521 · 发表于 2016-9-27 13:24:05

是为了拷贝一份blueprint，以免下次randomize执行时上一次的还没有发完？所以拷贝一份，以免数据发生变化？

cy_00521 · 发表于 2016-9-27 13:37:58

如果不copy：
   blueprint
/    |    \
tr1    tr2    tr3....
所有的tr指向同一个blueprint
如果copy：
blueprint1 blueprint2 blueprint3...
   |                |             |
   tr1             tr2          tr3...
tr会指向不同的blueprint。

buildgates · 发表于 2020-1-23 21:19:42

谢谢楼主

[求助] 《SystemVerilog验证测试平台编写指南.pdf》例8.37求助

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1

[求助] 《SystemVerilog验证 测试平台编写指南.pdf》例8.37求助

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1

[求助] 《SystemVerilog验证测试平台编写指南.pdf》例8.37求助