systemverilog的constraint--如何约束32位数据的所有位相加为1

cy_00521 · 发表于 2016-9-25 14:37:10

您需要登录才可以下载或查看，没有账号？注册

×

constraint cons_hwdata{
      for(int i=0;i<32;i++)
            sum=sum+hwdata;
      sum==6'd1;
};这样对么？

icemanlv · 发表于 2016-9-26 08:59:24

回复 1# cy_00521

1、直观的方法：hwdata[0]+hwdata[1]+…+hwdata[31] == 1; 2、使用系统函数：$countones(hwdata) == 1;

gdsgdj · 发表于 2017-2-6 16:50:42

按位相或就可以了：constraint con_hwdta{|hwdata==1;}

xuxiangfeng014 · 发表于 2017-8-22 13:22:42

constraint data_cons {
$onehot(hwdata) == 1 'b1 ;
}
或者
constraint data_cons {
$countbits(hwdata, '1) == 1 ;
}

akqqyou · 发表于 2018-10-13 11:32:01

啦啦啦

luyuan_0922 · 发表于 2018-10-13 19:13:45

谢谢分享

nirvana_pear · 发表于 2020-1-7 15:18:28

顶顶顶顶顶顶顶顶顶顶顶顶

nirvana_pear · 发表于 2020-1-9 16:15:40

顶顶顶顶顶顶顶顶顶顶顶顶顶

nirvana_pear · 发表于 2020-1-10 10:32:32

顶顶顶顶顶顶顶顶顶顶

gxy198715a · 发表于 2020-1-12 13:41:59

这不是笔试题嘛。哈哈

账号		自动登录	找回密码
密码			注册

[求助] systemverilog的constraint--如何约束32位数据的所有位相加为1