全差分SAR ADC 逻辑仿真问题

phlies · 发表于 2016-8-23 14:28:17

您需要登录才可以下载或查看，没有账号？注册

x

做线性分析仿真时候发现，跑着跑着突然下个输出就是全零，请教牛人有谁遇到类似问题。
一般会是什么原因导致出现这个问题？
本设计是全差分三段式电容阵列。
出错的节点好像和输出码没有什么相关性。
但是和仿真时间好像有相关性，每次都是36us左右出错。

phlies · 发表于 2016-8-23 15:02:17

大神来吧

phlies · 发表于 2016-8-23 16:38:41

呼唤大神

phlies · 发表于 2016-8-25 09:43:06

淹没了

zengyl · 发表于 2016-8-25 22:55:16

没图不知道你说的什么意思

alhoceima111 · 发表于 2016-9-6 12:28:25

thanks

ralphtwtw · 发表于 2017-12-5 09:56:24

who can answer?

[求助] 全差分SAR ADC 逻辑仿真问题