IO esd电路设计

Y_HIT · 发表于 2018-6-23 14:45:10

IO的ESD仿真可以用TCAD工具

andyfan · 发表于 2018-6-30 21:19:37

普通的IO实际是工作在DIODE模式，而POWER CALMP采用RC TRIGGER的这种是可以仿真的，但因为一般的器件模型COVER的范围问题，不是很准确。

至于HV TOLERANCE的IO，采用GGMOS的POWER CLAMP，这些在ESD情况下，都会工作在SNAPBACK曲艺，完全不是普通器件模型能COVER的。

不过IO的ESD还是可以设计的，相比于ESD的设计，高速IO的设计（比如DDR用的SSTL IO）应该困难的多吧，大部分设计公司或者IP公司设计高速IO的时候，都还是采用正向电路的设计，也就是DIODE+RC POWER CLAMP，因为可以仿真，能有一定保证。

而普通的GPIO，尤其是含HV TOLERANCE的，一般都是直接用FAB提供的。

qwertyu6140 · 发表于 2020-7-7 18:44:17

本帖最后由 qwertyu6140 于 2020-7-17 09:46 编辑

有本书，就专写I/O和ESD设计的

[求助] IO esd电路设计

站长推荐 /2