SAR ADC中的DAC模块原理

冰凌雪hx · 发表于 2016-5-12 14:01:56

您需要登录才可以下载或查看，没有账号？注册

x

有谁能详细讲解一下

SAR ADC

该SAR ADC中电容阵列DAC的原理啊，不是特别明白通过Vp与Vn的比较怎样最后得出的模拟量趋向于输入信息的

jeffej · 发表于 2016-8-11 18:21:18

learing !!!

alhoceima111 · 发表于 2016-9-6 12:29:08

DFWEFSDFW

ralphtwtw · 发表于 2017-12-5 09:54:45

read books !!!

superpeng2012 · 发表于 2018-3-13 13:49:26

同求a

xiaoquanic · 发表于 2018-3-29 17:14:11

从仿真结果看，VP端和VN端都是在VREF基础上根据比较器输出进行逐次加减反操作，直到逐次逼近完成，也就是最小精度误差时输出结果，和传统的依次增加VREF的架构不一样，


<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a2726ef2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=8&cb=INSERT_RANDOM_NUMBER_HERE&n=a2726ef2' border='0' alt='' /></a>	<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a32a6c7a&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=5&cb=INSERT_RANDOM_NUMBER_HERE&n=a32a6c7a' border='0' alt='' /></a>
EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

[求助] SAR ADC中的DAC模块原理