数模混合仿真AMS相关问题求助

wangyanhustdk · 发表于 2016-4-29 16:21:35

自己建立一个spectre就可以了。

dletop · 发表于 2019-8-20 19:48:32

晶体管级网表

dofunyoung · 发表于 2022-4-21 19:31:08

各位大佬回答得很专业，小弟受教学习了！！

毅小祥 · 发表于 2022-8-18 11:53:02

mark

GloriaMoran · 发表于 2024-3-25 17:08:13

你好，请问你找到怎么把ams生成的网表转换成spectre网表格式了嘛

liuzhuozhuo · 发表于 2024-4-3 17:05:21

请问各位大佬，有没有对virtuoso的ams混仿比较熟，有知道：混仿时有里添加了连接的库有L2E这种，但是一个verilog代码的输出没法传输入给另外一个相同代码的输入端口，是没有D -TO-D这种设置吗？本来以为是verilog编译里面irun.log里面有nostdout，但是第一级分频器的输出又能在仿真波形那里看见，我找了几天也没找到解决办法，
事情是这样的：在跑pll混仿的时候，开始都很正常，有一次加了一个新的23分频器的代码之后，就仿不成功了，几个级联的23分频器代码不能连接了，只有第一级23分频器有正确输出，从这之后的分频器在ADE L的仿真波形里都没有输出，导致整个pll环路不能正常工作，卡了好几天实在是不知道怎么改了

mayzhao0043 · 发表于 2024-11-26 15:47:59

liuzhuozhuo 发表于 2024-4-3 17:05
请问各位大佬，有没有对virtuoso的ams混仿比较熟，有知道：混仿时有里添加了连接的库有L2E这种，但是一个ve ...

cadence ADE里面bug很多。不行，可以试试重新copy成另外一个，或者另外一些文件重新仿真。如果用命令行的方式，每次可以强制删除以前的临时文件。但是ADE不行。所以从可控性上说。还是命令行的方式更方便。也正如楼主问的问题。如果用命令行的方式，可以在中间修改网表再接着跑，都可以的。

拉布拉卡 · 发表于 2025-2-8 18:31:38

xiaoguan82 发表于 2016-4-27 09:09
回复 4# 远上寒杉

楼主，这个问题解决了吗，怎么include网表进去呢？

拉布拉卡 · 发表于 2025-2-8 18:34:02

xiaoguan82 发表于 2016-4-28 16:49
回复 7# 远上寒杉

楼主，这个问题解决了吗，现在也遇到了这个问题，求教

[求助] 数模混合仿真AMS相关问题求助

站长推荐 /2