在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: xiaoguan82

[求助] 数模混合仿真AMS相关问题求助

[复制链接]
发表于 2016-4-29 16:21:35 | 显示全部楼层
自己建立一个spectre就可以了。
发表于 2019-8-20 19:48:32 来自手机 | 显示全部楼层
晶体管级网表
发表于 2022-4-21 19:31:08 | 显示全部楼层
各位大佬回答得很专业,小弟受教学习了!!
发表于 2022-8-18 11:53:02 | 显示全部楼层
mark
发表于 2024-3-25 17:08:13 | 显示全部楼层
你好,请问你找到怎么把ams生成的网表转换成spectre网表格式了嘛
发表于 2024-4-3 17:05:21 | 显示全部楼层
请问各位大佬,有没有对virtuoso的ams混仿比较熟,有知道:混仿时有里添加了连接的库有L2E这种,但是一个verilog代码的输出没法传输入给另外一个相同代码的输入端口,是没有D -TO-D这种设置吗?本来以为是verilog编译里面irun.log里面有nostdout,但是第一级分频器的输出又能在仿真波形那里看见,我找了几天也没找到解决办法,
事情是这样的:在跑pll混仿的时候,开始都很正常,有一次加了一个新的23分频器的代码之后,就仿不成功了,几个级联的23分频器代码不能连接了,只有第一级23分频器有正确输出,从这之后的分频器在ADE L的仿真波形里都没有输出,导致整个pll环路不能正常工作,卡了好几天实在是不知道怎么改了
发表于 2024-11-26 15:47:59 | 显示全部楼层


liuzhuozhuo 发表于 2024-4-3 17:05
请问各位大佬,有没有对virtuoso的ams混仿比较熟,有知道:混仿时有里添加了连接的库有L2E这种,但是一个ve ...


cadence ADE里面bug很多。不行,可以试试重新copy成另外一个,或者另外一些文件重新仿真。如果用命令行的方式,每次可以强制删除以前的临时文件。但是ADE不行。所以从可控性上说。还是命令行的方式更方便。也正如楼主问的问题。如果用命令行的方式,可以在中间修改网表再接着跑,都可以的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-28 04:53 , Processed in 0.017576 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表