uvm_mem 后门访问如何实现verilog readmem的功能

gyuek

在一个sequence里通过backdoor方式初始化DUT内部寄存器和存储器（dut外部无相应接口），看了uvm_mem的源码，没发现有类似verilog readmemh函数通过load file实现整块mem的初始化，
总不可能一个一个地址去poke吧；本想在sequence里面直接对存储器进行readmemh，但run的时候报错，
对UVM了解的不是很深入，是不是hdl_path不能在object定义啊，我发现在component（比如env，driver）中定义
hdl_path就没问题啊。


忘有经验的朋友指点一下，多谢了！