在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1341|回复: 2

[招聘] FPGA测试招聘(西安)

[复制链接]
发表于 2016-4-12 20:05:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

本公司因业务发展需要,现面向在西安工作的工程师或符合条件的在读研究生招聘FPGA测试人员,具体要求如下:

1、熟悉Xilinx公司FPGAVHDL语言设计及modelsim仿真

2、对软件的流程化管理有一定了解,具备软件相关文档的编写能力

3、全职、三年以上相关工作经验

4、薪酬面谈,5000元以上。


职位联系方式

联系人:冯经理

联系电话:18629349931

发表于 2016-4-22 21:02:37 | 显示全部楼层
占楼,赚积分
发表于 2016-4-24 17:47:50 | 显示全部楼层
回复 1# xaqtdz

您好:



我是空军工程大学电子与通信工程专业一名硕士研究生(2016届应届毕业生),很高兴看到贵公司的招聘信息

我这边主要是做通信系统或者说是做软件无线电接收机(GPS/北斗接收机 基带信号处理),以及与其相关算法的设计、论证、FPGA实现等。包括调制解调、数字混频(DDC/DUC)、数字滤波、算法实现、以及一些简单的编解码,使用的开发平台是Xilinx ISE Design Suite 14.4MATLAB做辅助开发设计和测试验证。但是目前我在turboLDPCFEC(前向纠错)方面仍无法取得突破。

(对于XilinxFPGA而言)在同一个系统中,VHDLVerilog可以进行混合编程,可以使用VHDL调用/例化Verilog,也可以使用Verilog调用/例化VHDL。因此VHDLVerilog对于FPGA设计实现来讲,是统一的。学习任何一门语言即可,只要学得好就行。我个人认为,VerilogVHDL相比,除了语法简单、代码短小外就没有什么优势了,而vhdl语法就比较严格了,代码显得有些冗长,但是ISE 可以自动生成Verilog/VHDL模板,调用/例化非常简单。 我想问的是贵公司是自己做原型产品研发,还是购买别人的产品来改进、优化、调试、应用收到请回复。谢谢!张博。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 16:50 , Processed in 0.027437 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表