cadence layout 虚拟机下的ic615

liang979148213 · 发表于 2016-3-15 10:13:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我用cadence画layout时，建立layout文件、调入元件后，再怎么放大元件也不显示源漏极，听说要在左边的layer中选择图层。该怎么操作才能显示源漏极，栅极呢？

6275849@qq.com · 发表于 2016-3-15 10:29:58

LSW窗口edit——set valid layers———选all Valid,如果不行看看是不是你的库没有关联PDK库

liang979148213 · 发表于 2016-3-16 19:23:15

回复 2# 6275849@qq.com

您可能还没理解我说的意思，就是cadence 90nm 工艺库里，在画layout的时候，调入元件放大就可看大元件的源漏极，不需要选择图层。我现在用的是40nm的工艺库，然后是需要选择图层，然后再经过操作才能显示元件的源漏极，要不然调入元件之后只能看到一个框，放大也还是一个框，不会显示源漏极。我想问这个“操作”应该是怎么样的呢？你说的那个valid layers我已经选择了。