在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5185|回复: 1

[讨论] 动态比较器(latch)的失调对其精度有什么影响

[复制链接]
发表于 2016-3-10 14:14:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
动态比较器(latch)的失调电压,对其比较精度,会产生什么影响? 比如latch能分辨出1mV的输入压差,那offset如果有10mV对这个精度有什么影响,我一直觉得引入的offset是个直流量。但是看书本与文献等有结论会产生影响,但是没有进一步解释,请教下大牛们这里面还有什么没考虑到的玄机,thanks
发表于 2016-3-10 17:45:13 | 显示全部楼层
offset 有10mV 跟latch 能分辨出1mV的输入压差是不衝突的,
這表示此latch 在10mV+1mV=11mV 以上會產生邏輯1,
在10mV-1mV=9mV以下會產生邏輯0,
在11mV與9mV之間則產生所謂的hysteresis現象,
即latch 無法產生邏輯0或1,latch輸出電壓在非0V , 非AVDD的電壓
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:29 , Processed in 0.024114 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表