在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 1964|回复: 0

[求助] 高阈值低压降的电流源设计

[复制链接]
发表于 2015-11-28 22:49:14 | 显示全部楼层 |阅读模式
100资产
本帖最后由 quantumdot 于 2015-11-28 22:50 编辑

求大神指导高压电路中恒流源的设计(精度误差0.2%),采用浮动地VS,VDD与VS压差为5±0.1V,高压N/PMOS的Vth>1.5。以下为双层结构:
方法一:如图所示,普通低压管VDD电压>5V,高压管至少大于8V
QQ截图20151128223504.png

方法二:将电阻插入作self-bias,对于普通低压管4.3V(电流100uA,低电流下VDD还可以更低一点)左右就可以正常工作
QQ截图20151128223522.png

如果采用单层,输出精度又特别差,我想了一下如果将第二种结构的第二层VG使用额外的偏置电压,我又该怎样设计呢?


QQ截图20151128221320.png



除了这些,是否可以对单层结构采用运放呢?或者还有其它比较好的方法,望大流们指导指导。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 09:21 , Processed in 0.015820 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表