在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4680|回复: 1

[求助] 麻烦问一下 这个程序哪里错了

[复制链接]
发表于 2013-4-16 16:17:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
module counter_mod_32(clock,C);
input clock;
output[4:0] C;
reg[4:0] C;

always@(posedge clock)
begin
    C<=C+1;
end

endmodule

module se_to_pa(ser_in,clk,out);
input ser_in;
input clk;
output[31:0] out;
wire[31:0] out;
reg[31:0] par_out;
wire[4:0] count;

counter_mod_32 f1(.clock(clk),.C(count));
always@(posedge clk)
    begin

par_out<={par_out[30:0],ser_in};

end

assign out=(count==31)?par_out:32'b0000_0000_0000_0000_0000_0000_0000_0000;

endmodule







错误提示是
Bitgen:342 - This design contains pins which have locations (LOC) that are
   not user-assigned or I/O Standards (IOSTANDARD) that are not user-assigned.
   This may cause I/O contention or incompatibility with the board power or
   connectivity affecting performance, signal integrity or in extreme cases
   cause damage to the device or the components to which it is connected.  To
   prevent this error, it is highly suggested to specify all pin locations and
   I/O standards to avoid potential contention or conflicts and allow proper
   bitstream creation.  To demote this error to a warning and allow bitstream
   creation with unspecified I/O location or standards, you may apply the
   following bitgen switch: -g UnconstrainedPins:Allow
发表于 2013-4-23 21:54:28 | 显示全部楼层
ucf定义管脚有问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 20:29 , Processed in 0.016264 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表