在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1715|回复: 1

[招聘] 美资硅谷start-up公司急招:Analog IC Layout Engineer@上海张江

[复制链接]
发表于 2015-9-17 11:29:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有兴趣的可以发简历到email: david-chen@kthr.com,谢谢

Analog IC Layout Engineer

Job description
-Perform block level analog layout, including Bandgap, PLL, LDO, OPAMP, ADC/DAC.
-Perform verification (LVS/DRC/ANT etc) of layout.
-Assist in top level layout.

Requirement
-BSEE or related engineering degree.
-2+ years CMOS IC custom layout experience.
-Familiar with Cadence and Calibre design flow.
-Experience in basic analog block layout is a plus.
-Team working skill is a plus.
发表于 2016-4-6 12:00:41 | 显示全部楼层
又见张江高科新区。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 03:42 , Processed in 0.020507 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表