采样电路：电容翻转式采样，采样不了

东IC · 发表于 2015-9-4 16:28:26

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由东IC 于 2015-9-4 21:34 编辑

做了一个电容翻转采样保持电路，输出严重低于输入信号，可能是仿真时信号加的有问题，采样时运放要加共模输入电压吗，采样底板的VCMI共模电压取多少合适，

我的运放共模输入范围是0.15-1.37V@电源电压1.8V，增益110dB,带宽650MHz，

请问“仿真时”

1采样底板的VCMI共模电压取多少合适，

2输入的采样信号还要额外加共模电压吗
3输出还要带负载电容ＣＬ吧？仿真原理图如下，关键我觉得自己仿真设置有误（我输入的是幅度0.5Ｖ的正玄波，VCMI设置为0.9，带负载3.5p,采样电容设置0.2p）
”求仿真设置“ 谢谢图片2.png

出严重采样不了

[求助] 采样电路：电容翻转式采样，采样不了