请大神帮忙看下，为什么错误了。先谢谢了

zhengbo12128

*SPICE Input File
.param      Supply=1.8                  * Set value of Vdd
.lib        'bsim3v3.cmos.18um'         * Set 0.18um library
.opt        scale=0.1u                  * Set lambda
mp    drainp gatep Vdd   Vdd PMOS l=2 w=4 ad=20 pd=4 as=20 ps=4
mn    drainn gaten Gnd   Gnd NMOS l=2 w=4 ad=20 pd=4 as=20 ps=4
Vdd   Vdd    0  'Supply'
Vgsp  Vdd    gatep       dc
Vgsn  gaten  0           dc
Vdsp  Vdd    drainp      dc
Vdsn  drainn 0           dc
.dc   Vdsp   0  'Supply' 'Supply/20' Vgsp 0 'Supply' 'Supply/4'
.dc   Vdsn   0  'Supply' 'Supply/20' Vgsp 0 'Supply' 'Supply/4'
.plot dc     I1(mp)
.plot dc     I1(mn)
.end

zhengbo12128

****** HSPICE -- F-2011.09-SP1 32-BIT (Nov 18 2011) winnt ******               
  Copyright (C) 2011 Synopsys, Inc. All Rights Reserved.                        
  Unpublished-rights reserved under US copyright laws.
  This program is protected by law and is subject to the
  terms and conditions of the license agreement from Synopsys.
  Use of this program is your acceptance to be bound by the
  license agreement. HSPICE is the trademark of Synopsys, Inc.
  Input File: c:\users\biy\desktop\spice_input.sp                              
  Command line options: -i c:\users\biy\desktop\spice_input.sp -o c:\users\biy\desktop\spice_input.lis
  lic:  
  lic: FLEXlm: v10.8
  lic: USER:   BIY                  HOSTNAME: BIY-THINK
  lic: HOSTID: "58946b511cbc f0def1ad0eaa" PID:      1620
  lic: Using FLEXlm license file:
  lic: 27000@BIY-THINK
  lic: Checkout 1 hspice
  lic: License/Maintenance for hspice will expire on 31-dec-2019/2019.12
  lic: NODE LOCKED license on hostid "58946b511cbc f0def1ad0eaa"
  lic:   
Init: read install configuration file: C:\synopsys\Hspice_F-2011.09-SP1\meta.cfg

**error** model name pmos in the element     0:mp
is not defined.


**error** model name nmos in the element     0:mn
is not defined.


          ***** job aborted
1****** HSPICE -- F-2011.09-SP1 32-BIT (Nov 18 2011) winnt ******               
******  
*spice input file

  ******  job statistics summary tnom=  25.000 temp=  25.000 *****

  ******  HSPICE Threads Information  ******

  Command Line Threads Count :     1
  Available CPU Count        :     4
  Actual Threads Count       :     1


  ******  Circuit Statistics  ******
  # nodes       =       0 # elements   =       7
  # resistors   =       0 # capacitors =       0 # inductors   =       0
  # mutual_inds =       0 # vccs       =       0 # vcvs        =       0
  # cccs        =       0 # ccvs       =       0 # volt_srcs   =       5
  # curr_srcs   =       0 # diodes     =       0 # bjts        =       0
  # jfets       =       0 # mosfets    =       2 # U elements  =       0
  # T elements  =       0 # W elements =       0 # B elements  =       0
  # S elements  =       0 # P elements =       0 # va device   =       0
  # vector_srcs =       0


  ******  Runtime Statistics (seconds)  ******

  analysis           time    # points   tot. iter  conv.iter
  op point           0.00           1           0
  dc sweep           0.00          25           0
  readin             0.20
  errchk             0.00
  setup              0.00
  output             0.00


           peak memory used         41.50 megabytes
           total cpu time            0.21 seconds
           total elapsed time        4.32 seconds
           job started at     20:57:50 09/01/2015
           job ended   at     20:57:55 09/01/2015

zhengbo12128

****** HSPICE -- F-2011.09-SP1 32-BIT (Nov 18 2011) winnt ******               
  Copyright (C) 2011 Synopsys, Inc. All Rights Reserved.                        
  Unpublished-rights reserved under US copyright laws.
  This program is protected by law and is subject to the
  terms and conditions of the license agreement from Synopsys.
  Use of this program is your acceptance to be bound by the
  license agreement. HSPICE is the trademark of Synopsys, Inc.
  Input File: c:\users\biy\desktop\spice_input.sp                              
  Command line options: -i c:\users\biy\desktop\spice_input.sp -o c:\users\biy\desktop\spice_input.lis
  lic:  
  lic: FLEXlm: v10.8
  lic: USER:   BIY                  HOSTNAME: BIY-THINK
  lic: HOSTID: "58946b511cbc f0def1ad0eaa" PID:      1620
  lic: Using FLEXlm license file:
  lic: 27000@BIY-THINK
  lic: Checkout 1 hspice
  lic: License/Maintenance for hspice will expire on 31-dec-2019/2019.12
  lic: NODE LOCKED license on hostid "58946b511cbc f0def1ad0eaa"
  lic:   
Init: read install configuration file: C:\synopsys\Hspice_F-2011.09-SP1\meta.cfg

**error** model name pmos in the element     0:mp
is not defined.


**error** model name nmos in the element     0:mn
is not defined.


          ***** job aborted
1****** HSPICE -- F-2011.09-SP1 32-BIT (Nov 18 2011) winnt ******               
******  
*spice input file

  ******  job statistics summary tnom=  25.000 temp=  25.000 *****

  ******  HSPICE Threads Information  ******

  Command Line Threads Count :     1
  Available CPU Count        :     4
  Actual Threads Count       :     1


  ******  Circuit Statistics  ******
  # nodes       =       0 # elements   =       7
  # resistors   =       0 # capacitors =       0 # inductors   =       0
  # mutual_inds =       0 # vccs       =       0 # vcvs        =       0
  # cccs        =       0 # ccvs       =       0 # volt_srcs   =       5
  # curr_srcs   =       0 # diodes     =       0 # bjts        =       0
  # jfets       =       0 # mosfets    =       2 # U elements  =       0
  # T elements  =       0 # W elements =       0 # B elements  =       0
  # S elements  =       0 # P elements =       0 # va device   =       0
  # vector_srcs =       0


  ******  Runtime Statistics (seconds)  ******

  analysis           time    # points   tot. iter  conv.iter
  op point           0.00           1           0
  dc sweep           0.00          25           0
  readin             0.20
  errchk             0.00
  setup              0.00
  output             0.00


           peak memory used         41.50 megabytes
           total cpu time            0.21 seconds
           total elapsed time        4.32 seconds
           job started at     20:57:50 09/01/2015
           job ended   at     20:57:55 09/01/2015

zhengbo12128

求大神看到，帮我解决，很急。。。

zhengbo12128

为自己顶下。。。。

zhengbo12128

请大家帮帮忙啊，很急的。

zhengbo12128

**error** model name pmos in the element     0:mp
is not defined.
**error** model name nmos in the element     0:mn
is not defined.
为什么会出现以上错误？

lwjee

**error** model name pmos in the element     0:mp
is not defined. 你的PMOS 的model不叫pmos，所以错了。在 lib里找找应该叫什么

zhengbo12128

回复 8# lwjee

谢谢，你指的那个lib是不是个文件夹？我看到这么一个文件hspice model.hspice，是在这里面找吗？我是新手，不好意思。若是的话，里面有很多都不知道选哪个？这是里面有的东西的一部分：
Models included in this release :
*
*       Model Name      Description
*       -----------     ----------------------------------------------------------------------
*       nmos_1p8         BSIM3v3   model for thin-gate (1.8V) NMOS transistor
*       pmos_1p8         BSIM3v3   model for thin-gate (1.8V) PMOS transistor
*       nmos_3p3         BSIM3v3   model for thick-gate (3.3V) NMOS transistor
*       pmos_3p3         BSIM3v3   model for thick-gate (3.3V) PMOS transistor
*       nmos_3p3_nat     BSIM3v3   model for thick-gate (3.3V) Native NMOS transistor
*       nmos_1p8_nat     BSIM3v3   model for thin-gate (1.8V) Native NMOS transistor
*
*       np_1p8           Diode  model for N+/Psub diode  (without DV mask)
*       pn_1p8           Diode  model for P+/Nwell diode (without DV mask)
*       nwp              Diode  model for Nwell/Psub diode
*       np_3p3           Diode  model for N+/Psub diode  (with DV mask)
*       pn_3p3           Diode  model for P+/Nwell diode (with DV mask)
*
PW_DNW
Diode  model for P-well/DNW diode
*
DNW_Psub
Diode  model for DNW/P-sub diode
*       np_1p8_nat       Diode  model for N+/Psub diode(without DV mask)
*       np_3p3_nat       Diode  model for N+/Psub diode(with DV mask)
*

*      LPNP_1p8_0P54X0P54 Gummel Poon model for lateral PNP with emitter size of 0.54um x 0.54um
*      LPNP_1p8_0P54X1P2  Gummel Poon model for lateral PNP with emitter size of 0.54um x 1.2um
*      LPNP_1p8_1P2X2P5   Gummel Poon model for lateral PNP with emitter size of 1.2um x 2.5um
*      LPNP_1p8_5X5       Gummel Poon model for lateral PNP with emitter size of 5um x 5um
*      VPNP_0P46X0P46     Gummel Poon model for vertical PNP with emitter size of 0.46um x 0.46um
*      VPNP_0P46X1P2      Gummel Poon model for vertical PNP with emitter size of 0.46um x 1.2um
*      VPNP_1P2X2P5       Gummel Poon model for vertical PNP with emitter size of 1.2um x 2.5um
*      VPNP_5X5           Gummel Poon model for vertical PNP with emitter size of 5um x 5um
*      VPNP_10X10         Gummel Poon model for vertical PNP with emitter size of 10um x 10um
*
*      VNPN_10X0P42       Gummel Poon model for vertical NPN with emitter size of 10um x 0.42um
*      VNPN_5X0P42        Gummel Poon model for vertical NPN with emitter size of 10um x 0.42um
*      VNPN_10X10         Gummel Poon model for vertical NPN with emitter size of 10um x 10um
*      VNPN_5X5           Gummel Poon model for vertical NPN with emitter size of 5um x 5um
*      VNPN_2X2           Gummel Poon model for vertical NPN with emitter size of 2um x 2um
*
*       nplus_s         Model for Salicide   N+ diffusion resistor
*       nplus_u         Model for Unsalicide N+ diffusion resistor
*       pplus_s         Model for Salicide   P+ diffusion resistor
*       pplus_u         Model for Unsalicide P+ diffusion resistor
*       npolyf_s        Model for Salicide   N+ poly resistor on field
*       npolyf_u        Model for Unsalicide N+ poly resistor on field
*       ppolyf_s        Model for Salicide   P+ poly resistor on field  
*       ppolyf_u        Model for Unsalicide P+ poly resistor on field  
*       nwell           Model for Nwell resistor
*       npolyf_u_1k
Model for Unsalicide 1K high Rs N+ poly resistor on field  

*       rm1             Model for metal1 resistor
*       rm2             Model for metal2 resistor
*       rm3             Model for metal3 resistor
*       rm4             Model for metal4 resistor
*       rm5             Model for metal5 resistor
*       tm9k            Model for top metal 9k resistor
*
*       mim             Capacitor model for MIM
*  **************************************************************************
*  Note on Resistor Model Usage
*  --------------------------------------------
*       1. When fewer than six metal layers are used, the top layer metal
*          resistor model applicable is still tm9k.
*          e.g. when only four metal layers are used, the metal resistor
*          models that are applicable are rm1, rm2, rm3 and tm9k.
*
*  **************************************************************************
* Revision History :
*
*
Rev 1G:  Released by ZCS on Apr. 06, 2006
*
1.Modify the MIM capacitor model
*
   Add the parameter 'mim_width' so that rectangular mim cap can be used in design.
*
2.Add MIM capacitor corner models.
*
*       Rev 1F:  Relaese by ZCS on Apr. 11, 2005
*                1.Resistor model updated based on new EP specification and resistor characterization report (R-EZ-ER-504 )
*                  for the following resistors.
*                    Salicide   N+ diffusion resistor
*                    Unsalicide N+ diffusion resistor
*                    Salicide   P+ diffusion resistor
*                    Unsalicide P+ diffusion resistor
*                    Salicide   N+ poly resistor on field
*                    Unsalicide N+ poly resistor on field
*                    Unsalicide P+ poly resistor on field  
*                    Nwell resistor
*                    Unsalicide 1K high Rs N+ poly resistor on field  

*                    metal1 resistor
*                    metal2 resistor
*                    metal3 resistor
*                    metal4 resistor
*                    metal5 resistor
*
*                2.Add in ppolyf_s and tm9k resistor models.
*
*                3.Add resistor corner models.
*
   The corner values of 1k n+ poly resistor are not defined in the EP specification yet.
*
   Therefore min and max values of this resistor are assumed by taking 20% off the typical
*
   value (1k ohms/sq) i.e. 800 and 1200 ohms/sq respectively.
*               
*                4.Add model VPNP_10X10 for vertical PNP with emitter size of 10umX10um.
*
*       Rev 1E:
Released by SW on Oct. 18, 2004

*  
         add in npolyf_u_1k, rm1, rm2, rm3, rm4, rm5 resistor models
*
*
*       Rev 1D:  Released by YWL,LH on 04 March 04.
*                1.Changed models' names according to chartered nameing convention(YWL);
*                2.Added binned models of thick and thin gate native nmos(YWL)
*                3.Updated resistor models(YWL)
*                4.Added Deep Nwell VNPN models (YWL,LH)
*                    YWL:VNPN_10X0P42,VNPN_5X0P42
*                    LH :VNPN_10X10,VNPN_5X5,VNPN_2X2
*
*  
5.Updated the 1/f noise model for 3.3V PMOS(LH).
*
6.Added Deep Nwell Diode models for P-well/DNW and DNW/P-sub junction diodes(LH).
*                7.Added Native thin-gate and native thick-gate diode models for N+/Psub(YWL).
*
*         Changed model names as following:
*
*         model names in Rev 1C   model names in Rev 1D  Description
*-----------     ----------------------------------------------------------------------
*             nmos_tn                nmos_1p8            BSIM3v3   model for thin-gate (1.8V) NMOS  transistor
*             pmos_tn                pmos_1p8            BSIM3v3   model for thin-gate (1.8V) PMOS  transistor
*             nmos_tk                nmos_3p3            BSIM3v3   model for thick-gate (3.3V) NMOS  transistor
*             pmos_tk                pmos_3p3            BSIM3v3   model for thick-gate (3.3V) PMOS  transistor
*
*             np_tn                  np_1p8              Diode  model for N+/Psub diode  (without DV mask)
*             pn_tn                  pn_1p8              Diode  model for P+/Nwell diode (without DV mask)
*             nwp                    nwp                 Diode  model for Nwell/Psub diode
*             np_tk                  np_3p3              Diode  model for N+/Psub diode  (with DV mask)
*             pn_tk                  pn_3p3              Diode  model for P+/Nwell diode (with DV mask)
*
*             LPNP0P54X0P54         LPNP_1p8_0P54X0P54   Gummel Poon model for lateral PNP with emitter size of 0.54um x 0.54um
*             LPNP0P54X1P2          LPNP_1p8_0P54X1P2    Gummel Poon model for lateral PNP with emitter size of 0.54um x 1.2um
*             LPNP1P2X2P5           LPNP_1p8_1P2X2P5     Gummel Poon model for lateral PNP with emitter size of 1.2um x 2.5um
*             LPNP5X5               LPNP_1p8_5X5         Gummel Poon model for lateral PNP with emitter size of 5um x 5um
*             VPNP0P46X0P46         VPNP_0P46X0P46       Gummel Poon model for vertical PNP with emitter size of 0.46um x 0.46um
*             VPNP0P46X1P2          VPNP_0P46X1P2        Gummel Poon model for vertical PNP with emitter size of 0.46um x 1.2um
*             VPNP1P2X2P5           VPNP_1P2X2P5         Gummel Poon model for vertical PNP with emitter size of 1.2um x 2.5um
*             VPNP5X5               VPNP_5X5             Gummel Poon model for vertical PNP with emitter size of 5um x 5um
*
*             nplus                 nplus_s              Model for Salicide   N+ diffusion resistor
*             nplus_sb              nplus_u              Model for Unsalicide N+ diffusion resistor
*             pplus                 pplus_s              Model for Salicide   P+ diffusion resistor
*             pplus_sb              pplus_u              Model for Unsalicide P+ diffusion resistor
*             npoly                 npolyf_s             Model for Salicide   N+ poly resistor on field
*             npoly_sb              npolyf_u             Model for Unsalicide N+ poly resistor on field
*             ppoly_sb              ppolyf_u             Model for Unsalicide P+ poly resistor on field  
*             nwell                 nwell                model for Nwell resistor
*             rm1                   rm1                  Model for metal1 resistor
*
*             mim_cap               mim                  Capacitor model for MIM
*

lwjee

回复 9# zhengbo12128


   PMOS 的Model name 应该是pmos_1p8 或者Pmos_3p3