在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1915|回复: 3

[求助] 求助PLL相位噪声仿真

[复制链接]
发表于 2015-8-31 15:49:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求助一下各位,最近在仿PLL的相位噪声,我看了论坛里的方法,大多是分模块仿真的,有PFD+CP,LPF,VCO,DIVIDER,想问一下可不可以直接将PFD/CP/LPF放在一起仿真,会有什么区别呢?还有分频器预分频是用模拟搭的,计数器用的verilog代码,仿真的话是仿整体输出的相位噪声么?求助各位大神不吝赐教,谢谢!!!
 楼主| 发表于 2015-8-31 15:55:49 | 显示全部楼层
自己顶一下,求助
 楼主| 发表于 2015-8-31 16:49:18 | 显示全部楼层
没有人啊。。。
发表于 2015-9-1 07:10:58 | 显示全部楼层
你想想要怎么仿真?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-7 19:46 , Processed in 0.022572 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表