cadence 如何产生 flat netlist ??

kossstar · 发表于 2007-7-5 10:46:55

我也想知道哦

fstols · 发表于 2007-7-8 22:07:25

LVS的netlist和仿真的netlist不一定一致
也可以提供加密的netlist

surf668 · 发表于 2007-9-11 10:58:53

谢了，在这里学习了

willy0130 · 发表于 2007-9-13 00:09:07

建议您也试试Laker AMS 6.1 对于产生netlist file也是很方便的

chudong · 发表于 2007-9-13 15:30:21

原帖由 abab1394 于 2007-7-4 14:40 发表
大电路，用flat 主要是为了防止别人有你的网表，推你的电路。ip 给出去的时候，高级用户可以得到flat 的网表和flat 的layout。大电路有这些东西反推到电路图，是很痛苦的事。

又长知识了！多谢！

日日春 · 发表于 2007-9-13 16:10:40

感謝樓主的感想小弟獲益良多,謝謝!!

earlyspring · 发表于 2012-7-6 08:44:56

CADENCE中这个flat net啥意思呀？

vigourous · 发表于 2012-8-15 17:31:32

仅仅是为了保密么？

semico_ljj · 发表于 2012-8-15 22:20:46

bucuo。。。

[讨论] cadence 如何产生 flat netlist ??