verilog-A 如何debug？

zhuzibn · 发表于 2015-6-21 20:15:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

hi, 我在hspice里仿真verilog a的代码，请问hspice能不能像matlab一样步进式的仿真，可以知道每一步的结果？

先谢谢了。

zhuzibn · 发表于 2015-6-21 20:28:17

问题其实是这样的，我想知道其中某个变量在某个时间的值是多少。

zhuzibn · 发表于 2015-6-21 21:37:10

解决了，可以用.print或者.measure把各个时间点的对应值列出来，internal branch的值也可以（hspice_RF不能用）。

reference：HSPICE® User Guide: Simulation and Analysis里的Output Simulation Data章节

zixin1hao · 发表于 2015-6-21 23:15:23

回复 3# zhuzibn

也可以在Verilog-A中直接用 $strobe函数输出内部变量跟时间的值

zhuzibn · 发表于 2015-6-22 10:11:54

回复 4# zixin1hao

好的哈，学习了～

ahua089403 · 发表于 2018-2-20 00:48:33

回复 1# zhuzibn

verilog-a是verilog么？

jasonbaba · 发表于 2018-3-5 16:01:07

感謝正在了解...

auch0311 · 发表于 2019-11-4 19:10:06

谢谢

cikulangsat · 发表于 2019-11-4 20:36:52

thanks for sharing

cintasayang · 发表于 2019-11-4 20:38:17

thanks for sharing

[讨论] verilog-A 如何debug？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1