芯片没有 vdd ground 是如何设计 ?

peterlin2010 · 发表于 2015-5-15 07:13:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

芯片没有 vdd ground 是如何设计 ?
有看过一些卖的 chip ,

datasheet 如这边 .
http://bbs.eetop.cn/viewthread.php?tid=486310&pid=8570916&page=1&extra=page%3D1#pid8570916

登录/注册后可看大图

但是不是没有 vdd
就是没有 ground

这要如何设计 ??

semico_ljj · 发表于 2015-5-15 09:28:14

只有有个基准参考点就成就成！其实是有GND和VDD

magicdog · 发表于 2015-5-15 10:54:12

drain 里面有花样

peterlin2010 · 发表于 2015-5-15 19:38:59

drain 里面有花样
magicdog 发表于 2015-5-15 10:54

登录/注册后可看大图

不知道是如何設計? 那 current sense 不能對地 .

hszgl · 发表于 2015-5-15 20:11:02

电流信号的嘛

peterlin2010 · 发表于 2015-5-16 05:13:47

电流信号的嘛
hszgl 发表于 2015-5-15 20:11

登录/注册后可看大图

不懂?

有 paper ?

hszgl · 发表于 2015-5-16 14:37:12

回复 6# peterlin2010

给你看个图吧 QQ截图20150516144412.png

hszgl · 发表于 2015-5-16 14:43:06

回复 6# peterlin2010

其实不是没有地，是内部地和外部地的区别。接在电阻上面的CS应该是内部地，当电流CS输出的电流变大，会把内部地电位相对VCC抬升，相对的Drain的内部控制电压也变化了。
地只是相对的参考，我把这个符号画在哪里都没有关系，我甚至可以画在电源上，那么原来的0电位就变成了-vdd

peterlin2010 · 发表于 2015-5-16 17:28:12

本帖最后由 peterlin2010 于 2015-5-16 17:30 编辑

回复 peterlin2010
其实不是没有地，是内部地和外部地的区别。接在电阻上面的CS应该是内部地，当电流CS输出的电流变大，会把内部地电位相对VCC抬升，相对的Drain的内部控制电压也变化了。
地只是相对的参考，我把这个符号画在哪里都没有关系，我甚至可以画在电源上，那么原来的0电位就变成了-vdd
...
hszgl 发表于 2015-5-16 14:43

登录/注册后可看大图

所以内部 current sense 点其实是 vcc? 外接大电容

如可以省去GROUND , 一般CHIP 为何不如此设计 ? 应该有其他不好地方吧

hszgl · 发表于 2015-5-16 18:23:56

回复 9# peterlin2010

因为是浮地，噪声比较大，不适合传输小信号。优点是在长距离（数百米）传输时抗衰减，双线式的连接也可以节约成本（数百米的线，少一根芯少不少钱呢），双绞线的EMC特性比较好，所以一般用于传输数字信号。

[求助] 芯片没有 vdd ground 是如何设计 ?

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1