关于版图导出cif文件遇到的问题

wzc4820269

用cadence做了一个简单的测试，画了一个反相器用cif格式导出，原封不动导入另一个新建的库中，之后打开layout发现DRC通过不了，N管有源区CT层尺寸加大报错，N,P两管栅极GT层连线出现错位不能对准报错(cif文件坐标定位不准)。之后尝试用GDS格式导出再重新导入DRC,LVS一切正常。大家有过类似经历么，怎么解决的？ps:使用的SMIC 130nm工艺。