在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2746|回复: 5

[求助] hspice 行为级DAC求助

[复制链接]
发表于 2015-4-16 10:31:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 xiecooller 于 2015-4-16 15:13 编辑

本人从未学过HSPICE,而毕设就是关于这个的,希望大家能帮帮忙,谢谢。我根据资料,组装了一段代码(见笑了)




  1. .subckt DAC8bit VDD VREFP VREFM Vout B7 B6 B5 B4 B3 B2 B1 B0

  2. *Generate Logic switching point,or trip,voltage
  3. R1 VDD trip 100MEG
  4. R2 trip 0 100MEG

  5. *Change input logic signals into logic 0s or 1s
  6. X7 trip B7 B7L Bitlogic
  7. X6 trip B6 B6L Bitlogic
  8. X5 trip B5 B5L Bitlogic
  9. X4 trip B4 B4L Bitlogic
  10. X3 trip B3 B3L Bitlogic
  11. X2 trip B2 B2L Bitlogic
  12. X1 trip B1 B1L Bitlogic
  13. X0 trip B0 B0L Bitlogic

  14. *Nonlinear dependent source,B,for generating the DAC output
  15. Bout Vout 0V=(v(VREFP) - v(VREFM))/256*(v(B7L)*128+v(B6L)*64+v(B5L)*32+v(B4L)+*16+v(B3L)*8+v(B2L)*4+v(B1L)*2+v(B0L))+
  16. +v(VREFM)

  17. .ends

  18. .subckt Bitlogic trip BX BXL
  19. Vone one 0 DC 1
  20. SH one BXL BX trip Switmod
  21. SL 0 BXL trip BX Switmod
  22. .model switmod SW
  23. .ends

  24. ***main body*********
  25. VDD VDD 0 DC 1.5
  26. VREFP VREFP 0 DC 1.5
  27. VREFM VREFM 0 DC 0.0

  28. VB7 B7 0 DC 0 pulse (1.5 0 0 200p 200p 1279.8n 2560n)
  29. VB6 B6 0 DC 0 pulse (1.5 0 0 200p 200p 639.8n 1280n)
  30. VB5 B5 0 DC 0 pulse (1.5 0 0 200p 200p 319.8n 640n)
  31. VB4 B4 0 DC 0 pulse (1.5 0 0 200p 200p 159.8n 320n)
  32. VB3 B3 0 DC 0 pulse (1.5 0 0 200p 200p 79.8n 160n)
  33. VB2 B2 0 DC 0 pulse (1.5 0 0 200p 200p 39.8n 80n)
  34. VB1 B1 0 DC 0 pulse (1.5 0 0 200p 200p 19.8n 40n)
  35. VB0 B0 0 DC 0 pulse (1.5 0 0 200p 200p 9.8n 20n)

  36. Xa1 VDD VREFP VREFM Vout B7 B6 B5 B4 B3 B2 B1 B0 DAC8bit

  37. .OPTION LIST NODE POST
  38. .OP
  39. .TRAN 100p 10u
  40. .PRINT TRAN  v(Vout)
  41. .END


复制代码

只知道各段是做什么的,组在一起我就茫然了。
下面是EDIT LL():
**warning** (c:\users\administrator\desktop\stimulation\8bit_spice.sp:20) symbol: - is ignored


.subckt dac8bit vdd vrefp vrefm vout b7 b6 b5 b4 b3 b2 b1 b0

*generate logic switching point,or trip,voltage
r1 vdd trip 100meg
r2 trip 0 100meg

*change input logic signals into logic 0s or 1s
x7 trip b7 b7l bitlogic
x6 trip b6 b6l bitlogic
x5 trip b5 b5l bitlogic
x4 trip b4 b4l bitlogic
x3 trip b3 b3l bitlogic
x2 trip b2 b2l bitlogic
x1 trip b1 b1l bitlogic
x0 trip b0 b0l bitlogic

*nonlinear dependent source,b,for generating the dac output
bout vout 0v=(v(vrefp) - v(vrefm))/256*(v(b7l)*128+v(b6l)*64+v(b5l)*32+v(b4l)+*16+v(b3l)*8+v(b2l)*4+v(b1l)*2+v(b0l))+
+v(vrefm)

**error** no required keywords
            are found on IBIS buffer card
  **error** (c:\users\administrator\desktop\stimulation\8bit_spice.sp:20) difficulty in reading input


点击Avanwaves时说no data in design.
初学者,未入门,求指教,谢谢大家。
 楼主| 发表于 2015-4-16 17:36:01 | 显示全部楼层
求帮助,大神们,thanks
 楼主| 发表于 2015-4-16 19:24:12 | 显示全部楼层
求助哇
 楼主| 发表于 2015-4-16 19:40:44 | 显示全部楼层
warning解决了,还有几个error,求帮助
发表于 2018-1-5 05:20:06 | 显示全部楼层
thanks
发表于 2018-11-14 11:37:35 | 显示全部楼层
Very good,thanks very much!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 15:24 , Processed in 0.022602 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表