有谁用过ARM memory compiler生成的ram啊？？

andy89926 · 发表于 2015-3-11 14:53:32

您需要登录才可以下载或查看，没有账号？注册

x

有谁用过arm memory compiler生成的ram啊？？我用它生成的verilog model文件在modelsim上仿真，输出的信号一直是一根红线，如图Q。
ram仿真.jpg

model里的内容好多，不知道从哪个信号跟踪起，这个同步ram也没有复位信号。求助有没做过这个仿真经验的高手，给点指点吧！！

andy89926 · 发表于 2015-3-11 17:06:04

好了，解决了。。。一大堆控制信号线，我搞糊涂了，挨个试出来了，真是有够复杂
我自己的问题，没好好看说明文档

diyu420 · 发表于 2015-5-21 09:48:36

你好，我现在也在仿真这个compiler生产的单口的sram，你的输入激励是怎么给的？太复杂了。。。

andy89926 · 发表于 2016-10-20 20:52:33

回复 3# diyu420

我这是个小问题，有几根控制线没按要求连，看了完整的说明书后连对了，就正常工作了

今天下大雨 · 发表于 2020-8-18 23:01:30

hi 具体是哪些容易连错呢

james_guo · 发表于 2020-11-8 21:23:46

andy89926 发表于 2016-10-20 20:52
回复 3# diyu420

我这是个小问题，有几根控制线没按要求连，看了完整的说明书后连对了，就正常工作了 ...

你好，我用memory compiler生成的sram verilog model仿真，一直x态，是怎么回事啊？我看了下接口就是普通的ram接口，哪些地方需要注意啊？

dqwuf2008 · 发表于 2021-5-1 13:23:18

james_guo 发表于 2020-11-8 21:23
你好，我用memory compiler生成的sram verilog model仿真，一直x态，是怎么回事啊？我看了下接口就是普通 ...

是不是有oen没引出来啊？

xxxiexieu · 发表于 2022-1-5 10:37:41

我做ram替换了，替换后的输入和原来一样，但是却一直没有输出~

wangwubo · 发表于 2022-2-11 09:49:11

没有人发现，生成的SRAM，默认情况下没有初始化吗，没初始化读出来肯定是亚稳态哦

Echo-绘梨衣 · 发表于 2023-5-17 12:05:24

您好，我想问一下这个启这个工具的命令是什么啊

[求助] 有谁用过ARM memory compiler生成的ram啊？？