ALTERA:Optimization of PCB PDN design using enhanced VRM model

liewluping

Optimization of PCB PDN design using enhanced

VRM model

Guang Chen, Ahmed Abou-Alfotouh, Zhiwei Liu, Mostafa Shabban,Dan Oh

Altera Corporation

101 Innovation Drive, San Jose, CA 95134

guchen@altera.com

Altera 收购电源厂家Enpirion 后，针对其中高端FPGA 提出的电源仿真方案 。

FPGA 的core 电源一直是耗电大户， 低压大电流的要求，再使用传统的目标阻抗仿真办法，所需要的大容值电容数量是惊人的， 作者举了个例子， Stratix 5 系列FPGA中最大的一款， 其0.9V core 电源，目标阻抗要求3mOHM的话， 需要至少80个330uF以上的储能电容，这不管是从成本上还是PCB布局布线上都不可接受。

一般来说， VRM 如果有更高的响应速度或者slewrate, 可以帮助减少储能电容的要求。

但因为缺少合适的VRM等效模型，PCB 设计者很难利用这一点。现有的开关电源电路模型或者行为级模型 太过复杂，不能应用于现有的电容去耦方案仿真流程。本文基于开关电源的频域响应，得出集总参数RLC模型。应用于仿真，可大大减少电容数量。

在开关电源输出端测试的噪声可以分为瞬态负载噪声和静态负载噪声。文中图3有很直观的说明。 一般而言，对于一个有合适的LC滤波的开关电源系统， 系统对动态负载电流的响应在有效范围（开关频率的十分之一频段）内可以认为是线性的。而对静态负载噪声，则是非线性的。

我们假设瞬态负载噪声占主导地位。从而可以据此推导开关网络的等效频域阻抗曲线。据此可以用三阶RLC 网络等效，总共七个参数，两个RL ，以及一个并联的RLC。两阶RL等效电源和地网络寄生参数，RLC 阶等效LC 滤波器网络。每个参数的值使用曲线拟合办法得到。

最好使用该模型，把储值电容从80个降到45个，后面还有进一步降低空间。

文中也提到对PCB布线的注意事项。

freezing616

简介如下：2014IEEE文章
Abstract— Decoupling for power rails that demand large current,
such as FPGA core, is difficult. The capacitors required for
derived solution requires excessive board area for placement and
raise system cost significantly. Switcher with high loop Band
Width helps reducing the decoupling needs with all  the design
improvements. In this paper, we proposed a 3-stage  behavioral
model for switcher to help PCB designer optimize PCB
decoupling design. The paper also covers some issues related to
switcher application, such as layout optimization for best noise
performance  
Keywords-core power decoupling, SMPS DC-DC converter,
Switcher, Switcher model, power integrity, Switcher noise impact

liewluping

文中也提到对PCB布线的注意事项，但没有什么建设性的意见，还是常规的电容布局布线注意事项，倒是提到电容ESL的重要性时，举的例子比较有趣， 文中的意思是ESL 低更好，但比较的一个低ESL和一个高ESL电容的输出噪声波形，感觉幅度没有太大差异，波形到确实差别很大，但关键不是应该看幅值么？

sunnyzhu12

回复 1# liewluping


   谢谢楼主分享

cht0819

thank you for your sharing

fkdmj2016

看过了很有帮助。

inter211

谢谢楼主分享，但不是想要的

欧北oybc

先看看

yangvictor

相當不錯的資料

scott83

哎哟~~不错哦~