VCS仿真UVM平台 速度很慢

chaozhanghu

初步判断楼主出现的情况输入编码风格的问题，对sv的语法掌握可以加强下

mila07

chaozhanghu 发表于 2019-2-12 23:47
在vcs的编译选项中加入 +prof 选项，./simv后会生成一个vcs.prof的文件，里面列出了每个模块，每个block对c ...

谢谢，这个命令不错。
我仿真平台在0ns那里停很久，用-ucli命令没发现是loop导致的。加了+prof命令（我vcs版本是加-lca  -simprofile）后发现是一个sdram模型占了95%的使用率。
我把这个模型加上-v编译就不会在0ns停留了（深层原因不明，这个模型在wholdchip仿真是用过的正常的）。

mila07

chaozhanghu 发表于 2019-2-12 23:47
在vcs的编译选项中加入 +prof 选项，./simv后会生成一个vcs.prof的文件，里面列出了每个模块，每个block对c ...

谢谢，这个命令不错。
我仿真平台在0ns那里停很久，用-ucli命令没发现是loop导致的。加了+prof命令（我vcs版本是加-lca  -simprofile）后发现是一个sdram模型占了95%的使用率。
我把这个模型加上-v编译就不会在0ns停留了（深层原因不明，这个模型在wholdchip仿真是用过的正常的）。