ldo瞬时仿真震荡

languang1200 · 发表于 2014-12-4 09:12:06

回复 25# lsh0211

请教几个问题。
第一，是paper里面提到的no loading时输出为主极点，内部为次，当full laoding时，补偿起作用，内部为主极，输出为次。疑惑是由no loading到full loading过度时，主次极点交互的过程中俩个极点不会相遇的吗，那样的话俩个极点势必很近造成PM恶化。在一个我仿真过程中感觉主极点一直是内部的，即使没加负载。
第二，就是你建议的断环位置，我所断环的位置和你说的断环位置都是经过用一个环路进行的负反馈那么理论差别是什么呢。。
第三点，就是我如果加负一定的负载电容，好似可以保证环路的稳定。你在设计的时候，输出负载电容是固定的一个小范围内，还是可以从0到几百pF的全范围通吃呢。。

thanks

huangniuniu · 发表于 2014-12-4 09:24:23

VBG是如何加的，不能加个跳变脉冲。

istart_2002 · 发表于 2015-9-16 15:22:35

没有仔细做过，不要轻易下结论！
这个电路是Ti写的paper，完全可以工作的！我用这个架构 ...
lsh0211 发表于 2014-12-2 15:13

登录/注册后可看大图

要是反过来呢，TRAN仿真不震荡，AC仿真震荡，是哪里有问题呢？？？

monixiaoqiang · 发表于 2016-6-20 14:46:35

回复 25# lsh0211

您好，请问如果在运放输入端加AC扰动可以吗？谢谢！

kshuang1 · 发表于 2016-6-20 21:02:34

好好
有问题

梧桐 · 发表于 2017-4-28 10:51:23

确认一下直流工作点吧……

semico_ljj · 发表于 2017-4-28 14:39:47

seeing...

hadeheng · 发表于 2017-7-21 18:33:21

感觉第二级放大有点问题。

c710327241 · 发表于 2017-7-24 17:42:23

本帖最后由 c710327241 于 2017-7-24 17:44 编辑

A Transient-Enhanced Low-Quiescent Current Low-Dropout Regulator With Buffer Impedance Attenuation

paper.pdf (1.44 MB, 下载次数: 143 )

xd_HR · 发表于 2017-8-5 00:10:56

回复 31# languang1200

LZ你现在搞明白了嘛？我也觉得在两个极点交汇处，相位裕度应该很差，可是PAPER中并没有提起请不吝赐教

[求助] ldo瞬时仿真震荡

浏览过的版块

站长推荐 /2