走过路过，内推的小伙伴们不要错过！！！

沪上小白

靠谱内推职位（工作地上海），有意向的小伙伴们可加QQ：1247070482或将简历直接发送到QQ邮箱哟，快来快来吧！！

asic设计工程师
•        学      历： 硕士
•        工作内容：1、参与手机基带系统的架构设计和SOC系统设计
2、参与通信物理层设计；
3、独立完成模块级结构设计，RTL实现以及相关验证工作；
4、参与FPGA系统调试；
5、参与芯片设计整个流程。
•        任职资格： 1、电子，通信或计算机硕士及以上学历；
2、2年以上相关工作经验，至少一次成功流片经验；
3、深入理解ASIC 设计流程,较强RTL设计经验；
4、对通信及多媒体标准有一定的了解；
5、较强的英文读写能力及团队协作精神；
6、具备以下任一经验者尤佳：了解4G手机通信协议，熟悉SOC及系统架构，熟悉低功耗设计，熟悉芯片DFT流程。

ASIC验证工程师-上海
•        学      历： 硕士
•        工作内容： 1、根据 Design SPEC 制定验证计划；
2、搭建模块及系统级验证平台；
3、开发设计验证模型 （BFM，TLM等）；
4、产生测试向量，跟踪测试需求；
5、根据验证计划，按时完成验证任务。
•        任职资格： 1、电子或计算机硕士及以上学历；
2、2年以上相关工作经验，至少一次成功流片经验；
3、深入理解 ASIC 设计流程，对 VMM/OVM/UVM 等验证方法学有较深的理解；
4、熟悉 arm/dsp core 和 AMBA AHB/AXI 总线协议，各种标准外设（I2C，UART，USB等）接口协议；
5、熟练使用 verilog / system verilog 和脚本语言（Python，Perl，Shell，TCL 等），独立搭建模块及系统级验证平台；
6、较强的英文读写能力及团队协作精神。


ASIC设计工程师(ISP方向)-上海
•        学      历： 硕士
•        工作内容： 1.参与终端芯片多媒体系统的架构设计及算法评估
2.独立完成模块级结构设计，RTL实现以及相关验证工作；
3.参与FPGA系统调试；
4.参与芯片设计整个流程。
•        任职资格： 1、电子，通信或计算机硕士及以上学历；
2、2年以上ISP或其他多媒体相关前端设计经验，至少一次成功流片经验；
3、深入理解ASIC 设计流程,较强的RTL设计经验；
4、对通信及多媒体标准有一定的了解；
5、较强的英文读写能力及团队协作精神；
6. 具备以下任一经验者尤佳：熟悉SOC及系统架构，熟悉低功耗设计，熟悉芯片DFT流程。

数字电路设计工程师（ASIC）
•        学      历： 本科
•        工作内容： 1.Responsible for module design and chip integration in low-power wireless communications chips.
2.Responsible for module and chip verification.
3.Also responsible for module-level lint checking, timing checking and formal verification.
•        任职资格： 1.Proficiency in logic design, verification, synthesis and testing.
2.Proficiency in Verilog and its simulation environment.
3.Experience with low-power design.
4.Good knowledge of SOC design.
5.Experience in wireless communication or multimedia technologies is a plus.
6.Experience in ARM and AMBA design is a plus.
7.Experience in C_SHELL, TCL or PERL is a plus.
8.Experience in UVM, OVM or VMM is a plus.
9.Self-motivated and good team player.

数字电路设计工程师(FPGA原型验证)
•        学      历： 本科
•        工作内容： "FPGA-based Prototpying,
(1) Be responsible for porting SoC design into FPGA including doing partition into multiple FPGAs for large SoC design, perform FPGA implementation, i.e. RTL coding/change, simulation, synthesis, P&R.
(2) Work closely with the ASIC team & SW/HW team to support the FPGA verification for SoC design before tapeout and software development on FPGA till silicon come back.
(3) Define FPGA prototyping HW system, support the HW team on board design and bring-up of HW board.
•        任职资格： (1) BS degree and above in EE or related majors.
(2) A minimum of 2 years industry experience in prototyping based on Xilinx or Altera device, especially Xilinx V6 & V7, Altera S4.
This means he/she has hands-on-experience in Verilog/Vhdl design, simulation and FPGA implementation. Experience on doing FPGA partition for large ASIC/SoC design and achieving high frequency performance for complex and large design will be a big plus.
(3) Has strong ability of debugging and problem solving, independent work ,and self-learning.
(4) Proficiency in using lab equipments & tools, eg. Logic Analyzer, Oscilloscope.
(5) The following knowledge and skill will be plus factors.
* Experience with scripting languages like Perl, TCL C-shell.
* Familiar with SOC architecture, internal bus and the interfaces of some peripheral devices. Familiar with ARM or DSP structure.
* Knowledge of SoC design & verification methodology.
* Hardware experience, especially experience in complex HW system development based on FPGA.
* Experience with ARM-based SoC programming and debug tools.


ASIC设计工程师-混合信号处理方向
•        学      历： 硕士
•        工作内容： 1、参与手机RF系统的架构设计；
2、负责RF数字部分的模块设计和混合信号接口设计；
3、独立完成模块级结构设计，RTL实现，Verilog建模以及相关验证工作；
4、参与FPGA系统调试和RF功能性能实验室测试和场测；
5、参与芯片设计整个流程。
•        任职资格： 1、电子，通信或计算机硕士及以上学历；
2、3年以上相关工作经验，至少一次成功流片经验；
3、深入理解ASIC 设计流程,较强RTL设计经验；
4、对通信标准（GSM/GPRS/WCDMA/TD-SCDMA/LTE/WiFi/BT/FM/GPS其中之一或多项）有一定的了解；
5、有一定的脚本能力，如Perl；
6、较强的英文读写能力及团队协作精神；
7、具备以下任一经验者尤佳：熟悉SOC及RF系统架构，熟悉低功耗设计，熟悉芯片DFT流程，熟悉SOC timing signoff流程，参与过RF calibration算法和实现设计；

Senior SOC Integration Engineer
•        学      历： 本科
•        工作内容： 1. Participate in the SOC implementation, which covers from logical design, top integration to physical implementation.
2. Participate in the research of Design Methodology and tool development to improve automation and productivity.
•        任职资格： 1. major in CS (prefered), EE or related, Master Degree with 3 years or Bachelor with 5 years working experiences
2. good programming skill with one or more languages (e.g. tcl, perl , python, c/c++, etc) in unix/linux and a strong desire to automate flow
3. experience in ASIC design (digital design, Front-end)
4. experience in any ASIC flow and/or EDA tools (Spyglass,DesignCompiler,Primetime,ICC/Encounter etc.) is a plus
5. Be eager to learn new knowledge
6. Good communication skills and be able to work both independently and in a team


数字集成电路设计主管工程师（ASIC）
•        学      历： 本科
•        工作内容： 根据DE提供的RTL,release符合要求的网表文件以及相应的约束文件,并且协助PR team timing signoff.
具体工作包括 synthesis, DFT, formal check，low power check, SDC generation, STA signoff.
•        任职资格： 电子工程,微电子，半导体以及相关领域的本科/硕士/博士。
需要5年以上工作经验
* Proficiency in all following technology: logic synthesis ,DFT,formal check and STA
* Proficiency in related EDA tools.
* Proficiency in Verilog language.
* Experience with logic design and simulation.
* Experience with 40nm or 28nm process is a plus.
* Good knowledge of SOC design is a plus.
* Self-motivated and good team player.

Senior Architecture Engineer （ASIC）
•        学      历： 硕士
•        工作内容： ASIC Architecture Exploration and optimization， ESL modeling
•        任职资格： 1. 硕士及以上学历，具有芯片成功流片经历
2. ASIC芯片设计五年以上经验，熟悉基于ARM&DSP的手机芯片系统架构以及AXI总线协议等
3. 具有芯片系统架构分析和优化经验，包括片上系统互联效率分析，芯片功耗以及DDR总线吞吐率优化
4. 具有基于Synopsys PA的ESL实际应用经验，并经芯片成功验证



芯片后端设计工程师（ASIC）
•        学      历： 本科
•        端提供的Gate-level网表，通过PR流程转成可以生产加工的GDS文件
2. 负责根据后端的实际PR情况，协助前端做design或sdc的修改以便timing能够更快的收敛
3. 负责根据前端的修改，及时做好pre-maskECO与post-maskECO的工作
4. 负责设计环境的建立,PNR library的生成及修改,芯片的布局,电源规划，单元放置，CTS， 布线,时序分析及修正，功耗及电压完整性分析，信号完整性分析及修正，GDS输出及物理验证,DFM分析，寄生参数提取
•        任职资格： 1.微电子学专业，本科及以上学历
2.能独立完成从netlist到GDS signoff 的后端设计工作
(布局,电源规划,CTS,布线,时序修正，电压降分析，串扰，天线效应修复,物理验证 ...)
3.三年以上后端设计经验 (有成功的90/65/40nm及以下芯片tapeout经验优先)
4.精通后端主流EDA工具 (Cadence/Synopsys/Mentor)
5.熟悉UNIX/LINUX操作系统,熟悉Tcl、Perl、Shell编程


数字电路设计工程师（ASIC）
•        学      历： 本科
•        工作内容： 1.Responsible for module design and chip integration in low-power wireless communications chips.
2.Responsible for module and chip verification.
3.Also responsible for module-level lint checking, timing checking and formal verification.
•        任职资格： 1.Proficiency in logic design, verification, synthesis and testing.
2.Proficiency in Verilog and its simulation environment.
3.Experience with low-power design.
4.Good knowledge of SOC design.
5.Experience in wireless communication or multimedia technologies is a plus.
6.Experience in ARM and AMBA design is a plus.
7.Experience in C_SHELL, TCL or PERL is a plus.
8.Experience in UVM, OVM or VMM is a plus.
9.Self-motivated and good team player.


数字集成电路设计主管工程师（ASIC）
•        学      历： 本科
•        工作内容： 根据DE提供的RTL,release符合要求的网表文件以及相应的约束文件,并且协助PR team timing signoff.
具体工作包括 synthesis, DFT, formal check，low power check, SDC generation, STA signoff.
•        任职资格： 电子工程,微电子，半导体以及相关领域的本科/硕士/博士。
需要5年以上工作经验
* Proficiency in all following technology: logic synthesis ,DFT,formal check and STA
* Proficiency in related EDA tools.
* Proficiency in Verilog language.
* Experience with logic design and simulation.
* Experience with 40nm or 28nm process is a plus.
* Good knowledge of SOC design is a plus.
* Self-motivated and good team player.


芯片测试主管工程师（ASIC）
•        学      历： 本科
•        工作内容： 1. Responsible for new products ATE Hardware and software development
2. Solving the product testing issues in Fab and Subcon
3. Involved, implement and develop the DFT strategy from design to manufacturing
4. Lead products characterization and bench correlation
5. Drive test cost reduction and quality improvement
•        任职资格： 1. More than 2 years relevant experience on 93K/Ultraflex/J750 test program development
2. Bachelor or master degree in EE/Computer or relevant field (RF/Communication studies is preferable).
3. Preferably mathematical/statistical analyses background.
4. Require moderate supervision, apply commonly recognized concepts within the ATE expertise, Carry out tasks/activities according to assignment and set guild lines.
5. Unix/C/C++ or windows VB programming capability will be a plus
6. Excellent interpersonal and team work skill
7. Fluent written and spoken English skills


芯片CAD工程师（ASIC）
•        学      历： 大专
•        工作内容： 1. 安装、设置、维护芯片设计EDA工具，如Cadence virtuoso，Mentor Calibre等等；
2. 开发shell 或 Perl 等EDA软件的应用脚本，以提高EDA工具使用自动化程度、人工效率及加强芯片设计过程的可靠性；
3. 协助评估一些IC设计用的软件工具，并定制或集成这些软件到芯片设计流程中；
4. 支持芯片设计、集成验证过程中各种EDA工具的使用。
•        任职资格： 1. 熟悉UNIX/LINUX操作系统；
2. 熟练的Shell， Perl，C， Skill编程技能；
3. 熟悉主要的芯片设计工具，如Candence，Mentor, RedHawk, Synopsys 等等；
4. 电子或计算机专业大专以上学历及两年以上实际工作经验。


射频芯片设计工程师（ASIC）
•        学      历： 硕士
•        工作内容： 1. 负责RF射频IC电路设计与仿真。
2. 无线通信系统分析及电路模块规格定义
3. 负责RF射频IC电路版图设计
4. 电路验证与量测
5. 工作进度和实验结果文档的撰写, 专利申请, 论文发表
•        任职资格： 1. RF射频IC设计以及相关领域博士三年以上工作经验，或硕士五年以上工作经验
2. Familiar with wireless standards: cellular, WiFi, Bluetooth, GPS, or FM
3. Familiar with RF system analysis and circuit specification definition
4. Familiar with RF circuit design in either receiver (LNA/mixer/passives/filter...), transmitter (PA/modulator/passives..) or synthesizer (VCO/divider/PFDCP..)
5. Familiar with design environments: Cadence, SPICE, Spectre, ADS, SystemVue, Matlab, Verilog, electro-megnatic simulation
6. Experienced in RF measurement and instrument usage


芯片驱动工程师-Project Leader
•        学      历： 本科
•        工作内容： 1. 负责芯片数字逻辑部分功能验证PL工作
2. 负责芯片驱动开发PL工作
3. 负责分析，研究和协调解决平台系统级问题
•        任职资格： 1. 计算机、通信、电子相关专业硕士二年，本科四年以上相关工作经验；有项目管理经验者优先考虑
2. 熟练掌握C/汇编语言
3. 熟悉Linux kernel开发
4. 精通Arm，mips x86，atom其中一种cpu架构的，有ARM开发经验者优先
5. 有KERNEL，BSP，DRIVER，BOOTLOADER，FIRMWARE或者相关开发经验
6. 有手机，平板电脑或者其他相关产品的经验
7. 良好的中英文交流能力
8. 较强的逻辑思维能力,良好的学习能力及强烈的自我提升意识
9. 对工作充满热情，有创新力，并善于分析和发现问题
10. 良好的沟通能力和团队合作精神，有良好的产品质量意识，具有较强责任心


Analog&RF项目管理工程师
•        学      历： 本科
•        工作内容： 负责analog/RF 项目管理：
1. 制定项目进度表并定期跟踪项目进度，确保在每个Milestone的checklist完成；
2. Identify 项目进度的瓶颈并及时回报相关manager；
3. 负责部门会议的安排和会议记录， 以及会议Action Item的follow up；
4. 负责部门文件的管理和更新；
5. 收集并更新部门人员Resource安排， 回报相关Manager；
6. 负责跨部门会议的召集，安排和会议记录及Action Item的follow up。
7. 会议效率管控。
•        任职资格： 1. 电子工程本科以上，微电子专业为佳；
2. MBA degree or 公司一年以上项目管理经验；
3. 善于与人沟通和跨部门合作；
4. 善于时间管理，可以同时运作多项任务有条不紊；
5. 熟练运用Excel，Visio， Powerpoint and Word；
6. 细心仔细；
7. 善于学习新东西；
8. 英语听说读写至少达四级。


Analog&RF项目管理工程师
•        学      历： 本科
•        工作内容： 负责analog/RF 项目管理：
1. 制定项目进度表并定期跟踪项目进度，确保在每个Milestone的checklist完成；
2. Identify 项目进度的瓶颈并及时回报相关manager；
3. 负责部门会议的安排和会议记录， 以及会议Action Item的follow up；
4. 负责部门文件的管理和更新；
5. 收集并更新部门人员Resource安排， 回报相关Manager；
6. 负责跨部门会议的召集，安排和会议记录及Action Item的follow up。
7. 会议效率管控。
•        任职资格： 1. 电子工程本科以上，微电子专业为佳；
2. MBA degree or 公司一年以上项目管理经验；
3. 善于与人沟通和跨部门合作；
4. 善于时间管理，可以同时运作多项任务有条不紊；
5. 熟练运用Excel，Visio， Powerpoint and Word；
6. 细心仔细；
7. 善于学习新东西；
8. 英语听说读写至少达四级。

Chewein

回复 1# 沪上小白


   哪家公司？

wumingxuer

dazhan

lpf025

唉  模拟工程师 已被抛弃。。

skjeon78

good info

fpga_c

回复 1# 沪上小白


    可否透露哪家公司，谢谢！

chen1q

你好请问需要版图工程师吗？

nguyenphucvy

good info