在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3807|回复: 11

双精度浮点加法器

[复制链接]
发表于 2014-10-13 10:06:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有哪位大牛可以分享可以使用的双精度浮点加法器IP核
发表于 2014-10-14 17:16:44 | 显示全部楼层
我这样回答你吧!世界上没有这种IP核,你好好看看浮点的协议。
 楼主| 发表于 2014-10-14 20:46:07 | 显示全部楼层
回复 2# llcai

换个说法,就是可以快速计算加减法结果的64位浮点加法器verilog设计代码
 楼主| 发表于 2014-10-14 21:16:57 | 显示全部楼层
回复 2# llcai
有没有这种说法,我就不争论了,反正有人发表了相关的论文,提到这种说法
发表于 2014-10-15 08:53:23 | 显示全部楼层
回复 4# 周东方


    这种东西都是自己处理器根据自己的架构来进行设计的,没有统一的标准,怎么能形成IP核呢!论文跟工程还是有点区别的,论文只是写写,不考虑功耗,体积,性能,写论文可以,工程里面我个人感觉是不会有的,因为你的指令集架构不一样。
发表于 2014-11-3 20:05:35 | 显示全部楼层
有啊,本人写了一个三模式的浮点加法,三个周期,支持128bit、2个64位、4个32位运算,主要在结构上优化,共享一个定点加法单元,主要目标是减小面积,多功能。正准备写SCI论文,等论文发表了。就上传。
发表于 2015-1-17 21:44:19 | 显示全部楼层
期待中,谢谢
发表于 2015-3-8 15:54:04 | 显示全部楼层
回复 6# liude19832006

写这个能发表SCI?
 楼主| 发表于 2015-3-24 19:41:53 | 显示全部楼层
回复 6# liude19832006


   verilog代码现在可以分享了吗
 楼主| 发表于 2015-3-24 19:42:58 | 显示全部楼层
回复 6# liude19832006


   我只用到两个64位浮点数加减法
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 11:59 , Processed in 0.022152 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表