在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1466|回复: 0

[招聘] 资深数字IC设计-北京 深圳 珠海

[复制链接]
发表于 2014-9-11 16:53:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
ASIC工程师-北京
职责描述:
与算法组合作,设计最合适的芯片系统架构;
运用Verilog / VHDL进行逻辑设计;
完成模块级综合和时序验证;
RTL建模、仿真、验证;
熟习 DFT 技术;
功率估算及低功率设计技术。
职位要求:
电子工程或者相关专业,硕士或以上学历;
对Verilog RTL 设计及验证有极强能力;
熟习数字信号处理和主流算法编程语言;
有用Perl、C或者TCL的编程能力。
具有团队合作精神;
有良好的沟通能力,能够清晰表述观点。



ASIC后端工程师-北京
职责描述:
负责从Netlist到GDS输出的后端设计工作。包括设计环境的建立,PNR library的生成及修改,芯片的布局,电源规划,单元放置,CTS,布线,时序分析及修正,功耗及电压完整性分析,信号完整性分析及修正,GDS输出及物理验证,DFM分析,寄生参数提取。
职位要求:
电子工程、微电子等相关专业,本科及以上学历;
三年以上后端设计经验;
能独立完成从Netlist到GDS 输出的后端设计工作(布局,电源规划,CTS,布线,时序修正,电压降分析,串扰,天线效应修复, 物理验证);
精通后端主流EDA工具 (Cadence/Synopsys/Mentor);
熟悉UNIX/LINUX操作系统,熟悉Tcl、pearl、shell编程;
有成功的55nm及以下芯片流片经验优先。

资深数字IC设计工程师-深圳 珠海

工作职责:
1、 参与SOC芯片架构设计;
2、 外设模块方案设计、RTL实现及模块级验证 ;
3、 CPU、总线和外设模块集成、仿真、FPGA验证和软硬件调试;
4、 芯片系统集成、PAD定义、IO复用、时钟管理等。
任职要求:
1.计算机和微电子相关专业,硕士以上学历;
2.熟悉数字电路设计流程;
3.熟练掌握数字电路设计所需知识,如verilog用法和基本电路设计技巧;
4.熟练掌握各种设计相关EDA工具;

5.乐观积极、勇于接受挑战;

欢迎朋友自荐或推荐!
我的QQ:2860394305
电话:0755-66606920
有意者简历可发:carry.wang@yaxunhr.com
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 18:50 , Processed in 0.020489 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表