Synopsys 2015 武汉校园招聘计划 （具体JD版)

synopsysHR

Synopsys武汉校园招聘计划开始咯！

9月中下旬会在华中科技大学进行现场笔试哦，请有兴趣的同学做好准备！

即日起接受网络简历投递，请把中英文简历以“参加笔试_姓名_学校全称_专业_岗位名称_武汉” 的格式投递到邮箱campus@synopsys.com。

也欢迎关注Synopsys微信招聘账号：
新思科技招聘。

校园招聘职位1：Interface IP ASIC工程师

该职位主要负责参与Synopsys业内领先的Interface IP的开发工作，涉及设计和验证各项任务，具体包括但并不限于RTL代码设计，行为模型提取，验证平台开发维护，编写测试用例，综合设计，时序检查，仿真验证，原型验证以及各类文档编写工作。

该职位需要与Synopsys全球研发团队一起开展项目工作，并对客户提供技术支持服务。

工作职责：

深入理解IP设计说明书

据设计说明书编写RTL级行为代码

参与维护测试平台并编写测试用例

开展电路仿真，通过开展Debug和结果分析来确保设计功能

编写时序约束文件，完成综合分析和静态时序检查

参与门级仿真和数模混合仿真

参与设计规格书，验证计划等多种文档编写和维护工作

与Synopsys武汉研发团队和全球研发团队一起开展各项开发工作

职位要求：

file:///C:/Users/zqtang/AppData/Local/Temp/msohtmlclip1/01/clip_image001.gif
电子相关专业硕士学历；

file:///C:/Users/zqtang/AppData/Local/Temp/msohtmlclip1/01/clip_image001.gif
具备数字电路知识，掌握时序分析的概念，或具备ASIC验证相关知识；

file:///C:/Users/zqtang/AppData/Local/Temp/msohtmlclip1/01/clip_image001.gif
了解芯片设计的前端流程

file:///C:/Users/zqtang/AppData/Local/Temp/msohtmlclip1/01/clip_image001.gif
熟练运用Verilog语言，Perl/Shell/TCL等脚本语言

校园招聘职位2：DigitalIP设计/验证工程师

Digital IP设计工程师将作为新思科技武汉设计中心的一员加入到全球设计/验证工程师专家团队，从事IP开发工作，参与DesignWare产品系列中可合成核开发工作，包括为Synopsys的IP产品制定规格要求、建立架构、设计、验证和实现产品化。这些领域将涉及AMBA（AHB、AXI）、DDR、USB3、千兆以太网、多媒体卡和MIPI。

设计方面： Digital IP设计工程师可利用HDLs（如Verilog和System Verilog）从事系统层和基于RTL的硬件设计工作；将使用Lint工具进行规则检查，将使用工具进行综合和时序分析；运用低功耗技术及Unified Power Flow进行设计实现。

验证方面：Digital IP 验证工程师会运用UVM、VMM等验证方法学及技术。验证任务包括建立验证环境，或者基于复杂CRV验证环境的增强开发，运用OOP语言（如System Verilog）编写测试用例， 进行仿真和问题定位；还包括功能覆盖率的实现以及使用行业标准的仿真工具（如VCS）等。  

职位要求：

电气/电子工程及相关专业学士/硕士学位

愿意在VLSI领域工作，并且具有很强的数字设计能力；

良好的沟通技巧；

良好的分析、调试和解决问题能力。

校园招聘职位3：数字后端设计工程师

混合信号 IP设计部门正在为一个全职职位寻找一位具有很强上进心的专业人士。职责包括：布局布线、物理合成、时钟树生成、布线、提取、时序收敛、DFT、信号完整性分析等。候选人将参与32nm、28nm及以下工艺的各种混合信号IP产品和测试芯片的实现以及技术目标的重新制定工作。这要求与多个职能部门（前端、模拟、应用等）开展紧密的互动和协作。

职位要求：

拥有从RTL到GDSII的整个设计周期的知识

渴望成为次微米设计的物理实现流程和方法领域的专家

在高性能数字设计与CAD、高速设计、低功耗设计、高速时钟设计与分布、时序收敛和信号完整性领域拥有一定的学术和实践经验

具备良好的软件和脚本编写技能以及CAD自动化设计方面的知识

良好的英语听说、阅读和写作能力；

候选人必需能够遵循所定义的方法和流程，按时实现和交付

该职位面向在该领域积累了0－2年工作经验的工程师

校园招聘职位4：模拟电路设计工程师

你将与一支由不同背景的模拟和数字电路设计师组成的跨职能团队进行合作。我们的工作环境堪称一流，拥有一整套IC设计工具以及各种内部定制工具，并能从经验丰富的软件/CAD团队获得技术支持。

工作职责：

负责根据已发布的协议和标准中的电路规范设计各类创新型模拟和混合信号集成电路

在上级的审核和必要监督之下，依据实践经验和现有电路知识，选择或创建电路架构；

运用理论知识分析和诠释电路的行为和局限性

使用严格的模拟测试台验证电路性能和各项控制功能；

清晰记录所有电路信息；

指导、实施和审核IC版图；

工作完成后将接受评估，以确保各项目标得以实现

该职位将与其他地区设计人员开展协作

职位要求：

微电子/电子科学与技术硕士学位

拥有以下至少两项设计经验：时钟与数据恢复、PLL、发射器、接收器、频带间隙、比较器、放大器，ADC/DAC；

拥有原理图输入、IC版图和SPICE仿真工具的经验

熟悉半导体物理知识，熟悉集成电路制造工艺流程

能够创造性地解决各种问题，具有团队精神和良好的沟通技巧，并能在全球开发环境及多元文化团队中工作；

良好的英语听说、阅读和写作能力；

校园招聘职位5：Layout工程师

集成电路版图设计工程师是高速模拟集成电路开发团队中不可或缺的成员。该职位使用使用EDA工具---Synopsys Custom Design 进行全定制模拟芯片的版图设计，使用SynopsysHercules进行版图物理验证。我们招募理解模拟电子技术/集成电路设计/CMOS工艺,愿意利用所学的专业知识长期从事版图设计工作的人员加入我们的团队。

职位要求：

微电子，电子科学与技术或者物理相关专业,本科学士及以上学位

熟悉模数电基础知识，半导体物理知识

熟悉集成电路制造工艺流程和版图层次

良好的英语听说、阅读和写作能力

熟悉各种操作系统，如Linux、Windows XP/Vista

具有团队精神和良好的沟通技巧，并能在全球开发环境及多元文化团队中工作

熟练使用版图设计及验证EDA工具者优先

校园招聘职位6：微处理器设计验证工程师

我们整个团队专注于为ARC系列32 bit可配置处理器设计提供最优化的硬件IP。我们现正招募优秀应届毕业生加入我们团队，共同设计世界一流的微处理器，帮助我们的客户开发高度优化、极为精密尖端的的嵌入式设计。

开发和维护微处理器硬件IP，包括制定规格要求、设计实现和验证测试；

不断优化设计以提高性能、速度、减小体积和功耗，同时改进验证测试方案；

与海外的验证、工具、建模和仿真团队共同协作，为客户提供最佳解决方案；

执行各种基准及功能测试项目，不断提高产品质量；

职位要求：

愿意从事嵌入式处理器或处理器系统设计相关工作的；

具备HDL（硬件描述语言）设计，特别是RISC（精简指令集计算机）架构知识的；

了解并熟悉C/C++编程；

了解DSP和多核架构者优先 ；

熟悉各种工具，如RTL仿真器（如 VCS、IES、Questa；

熟悉各种操作系统，如Linux、Windows XP/Vista；

具有良好的分析能力；

较好的书面与口头表达能力，包括：（1）书面及口头英语表达能力；（2）撰写详细的项目进展报告；（3）能够清晰明了向项目团队展示项目进展结果；

具有电子及相关专业本科学士及以上学位；

具有团队精神和良好的沟通技巧，并能在全球开发环境及多元文化团队中工作的；

有较强自我激励精神的。