设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › cmos运放设计求助

1 23 / 3 页

发新帖

楼主: tf001

[求助] cmos运放设计求助

发表于 2014-8-23 11:44:30 | 显示全部楼层

回复 20# tf001

那样做的话是不考虑体效应，可能设计电路的时候会方便些，不过考虑画版图的时候还是连vdd好，应该是便于使用同一个大的nwell吧。

回复支持反对

发表于 2015-10-22 15:41:03 | 显示全部楼层

先下载下来看看

EETOP创芯人才网职位发布入口

回复支持反对

1 23 / 3 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-8 22:19 , Processed in 0.014683 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表